[实用新型]一种复合栅双极型晶体管器件

说明书

本申请公开了一种复合栅双极型晶体管器件，包括半导体衬底、空穴积累层、P型基区、沟槽区、栅氧化层、复合栅电极、虚拟沟槽栅、N+发射极区、P+深阱区、绝缘介质层、发射极电极、N型场终止区、P型集电极区和集电极，空穴积累层、P型基区形成于半导体衬底表面；沟槽区贯穿P型基区和空穴积累层；沟槽区内设栅氧化层；复合栅电极、虚拟沟槽栅形成于沟槽区；N+发射极区、P+深阱区形成P型基区表面并交叠；绝缘介质层形成于沟槽区、N+发射极区和P+深阱区表面；发射极电极与虚拟沟槽栅连接；N型场终止区、P型集电极区、集电极形成于半导体衬底背面。本申请可增大元胞间距，降低器件饱和电流密度并提高器件短路耐受能力。

技术领域

本申请属于半导体功率电力电子器件技术领域，具体涉及一种复合栅双极型晶体管器件。

背景技术

绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，以下简称IGBT)是一种把金属-氧化物半导体场效应晶体管(MOSFET)和双极结型晶体管(BJT)结合起来的达灵顿结构的半导体功率器件，把金属-氧化物-半导体场效应管和双极结型晶体管的功能特点结合在一个IGBT中，具有电压控制、输入阻抗大、驱动功率小、导通电阻小、开关损耗低及工作频率高等特性，是比较理想的半导体功率开关器件，开关频率在10K-100K Hz之间。基于这些原因，IGBT器件常用于高功率(≥10kW)，中低频(≥30kHz)器件。

如图1所示，传统的平面栅IGBT由栅氧化层291、平面多晶硅栅电极292、JFET区293、发射极电极280、绝缘介质层270、N+发射极区250、P型基区240、P+深阱区260、硅衬底100、N型场终止区230、P型集电极区220以及集电极210组成。传统的平面绝缘栅双极型晶体管器件结构上部附近的电导调制作用较差，自身决定了其正面载流子浓度较小。电流从P型基区上部流过会产生JFET阻抗，因此其具有较高的通态电压以及通态损耗。传统的平面绝缘栅双极型晶体管器件由于其有源区中元胞面积较大，造成器件导通时有效沟道宽度较小，电流密度也较小。为了增大平面栅IGBT的电流密度，通常采取增加平面栅IGBT导电沟道面积，减少PIN区面积的方法，但这样做也会造成通态电压增大。

而传统的沟槽栅IGBT，由于栅极和发射极交叠面积非常大，使得输入电容也非常大，造成器件开关时，栅极充放电时间较长，动态损耗也比较大。以及传统的沟槽栅IGBT的元胞面积较小，使得器件导通时有效沟道宽度较大，从而导致饱和电流较大，器件短路耐量小。由于沟槽栅极和衬底之间的电容，使得沟槽IGBT器件具有较高的Crss(Reversetransfer capacitance，反向传输电容)。IGBT器件的高Crss降低了器件的开关速度，也使开关能量损耗较高。沟槽栅IGBT的优势在于消除了JFET阻抗，并且提高了器件上部的载流子注入，降低了器件的通态电压。

申请内容

针对上述现有技术的缺点或不足，本申请要解决的技术问题是提供一种复合栅双极型晶体管器件，其带有虚拟沟槽栅，其采用平面栅极与沟槽栅极相结合构成复合栅电极，仅通过一道多晶硅淀积与刻蚀工艺同时形成平面栅极和沟槽栅极，把平面栅极与沟槽栅极相结合构成复合栅电极，其增大了元胞间距(或称为晶体管单元间距)，并降低了器件的饱和电流密度，提高了器件的短路耐受能力。

为解决上述技术问题，本申请具有如下构成：