[实用新型]一种高杂散抑制的细步进捷变频频率合成器

说明书

本实用新型公开了一种高杂散抑制的细步进捷变频频率合成器，包括输出基准信号的恒温晶振，与恒温晶振相连的谐波发生器，与谐波发生器相连的参考时钟频率选择电路、低频选择电路和高频选择电路，输入端与参考时钟频率选择电路相连的DDS电路，与DDS电路输出端相连的第一中频选择电路，与第一中频选择电路和低频选择电路均相连的第一混频器，与第一混频器相连的第二中频选择电路，与第二中频选择电路和高频选择电路均相连的第二混频器，以及与第二混频器相连的滤波放大电路。本技术方案的频率合成器同时满足高杂散抑制、细步进和捷变频的要求。因此，适合推广应用。

技术领域

本实用新型涉及频率合成领域，具体地说，是涉及一种高杂散抑制的细步进捷变频频率合成器。

背景技术

随着现代电子整机设备朝着快速反应、高电磁兼容性的发展，整机的内部功能电路也必须顺应这一趋势。频率合成器广泛应用于测试仪器仪表、雷达、电子对抗以及通信等领域，而这些领域基本都要求具有快速响应的特点，故对频率合成器的跳频时间也就有很高的要求。同时，对于雷达、测试仪器仪表这一类主要用于识别目标的设备，越细的频率分别率(频率步进)、越高的杂散抑制有利于对目标识别的更加准确。此外在电子对抗中，越高的杂散抑制、越细的频率步进，意味着越远的作用距离，越快的跳频时间，意味着越快的响应时间。

频率合成是指通过倍频、分频实现从基准频率到宽带频谱的变换。传统频率合成大多基于锁相技术或直接频率合成技术。

锁相技术基于负反馈原理，实现对所需频率的产生，该技术有一个致命的缺点就是难以实现快捷变频。通常基于锁相的频率合成器的跳频时间在几十到几百微秒不等，即使采用DA预置、温补等技术的锁相频率合成器其跳频时间也只能达到1uS，还是不能满足某些快速响应系统的要求。

单纯利用直接合成技术，可以实现快速跳频，但直接合成通常难以同时实现较高的杂散抑制和细的频率步进。例如CN 103684443 A专利中所描述的电路虽然可以实现捷变频，却只能实现10MHz的频率步进，若在原有技术思路上，即通过分频可实现更小的频率步进，而另一方面，却很难有较高的杂散抑制。例如要实现1kHz步进，就会产生很多杂散，且由于频率间隔过小(1kHz)，难以滤除杂散。故此方案在高杂散抑制和细步进方面二者不可兼得。在专利CN 207802106 U中，虽然提出高杂散抑制变频，但其只是针对单一混频，而且是S波段混频。对于本新型中要解决的问题，不可如法炮制。另外有其他基于DDS及混频方式的捷变频频率合成器，虽然可以实现快速跳频，但其杂散抑制水平较差，很难做到-60dBc以下。

故现有技术方案难以同时满足高杂散抑制、细步进、捷变频的频率合成器的设计要求。

实用新型内容

本实用新型的目的在于提供一种高杂散抑制的细步进捷变频频率合成器，主要解决现有频率合成器无法同时满足高杂散抑制、细步进和捷变频要求的问题。

为实现上述目的，本实用新型采用的技术方案如下：

一种高杂散抑制的细步进捷变频频率合成器，包括输出基准信号的恒温晶振，与恒温晶振相连的谐波发生器，与谐波发生器相连的参考时钟频率选择电路、低频选择电路和高频选择电路，输入端与参考时钟频率选择电路相连的DDS电路，与DDS电路输出端相连的第一中频选择电路，与第一中频选择电路和低频选择电路均相连的第一混频器，与第一混频器相连的第二中频选择电路，与第二中频选择电路和高频选择电路均相连的第二混频器，以及与第二混频器相连的滤波放大电路。

具体地，所述参考时钟频率选择电路包括依次串联连接的第一滤波器、第一放大器、第一分频器、第二滤波器和第二放大器；其中，第一滤波器输入端还与谐波发生器输出端相连，第二放大器输出端还与DDS电路输入端相连。

具体地，所述第一中频选择电路包括依次串联连接的LC滤波器和第二分频器；其中，LC滤波器输入端还与DDS电路输出端相连，第二分频器输出端与第一混频器输入端相连。