[实用新型]一种物联网信息感知SOC芯片系统有效
| 申请号： | 201822153391.7 | 申请日： | 2018-12-20 |
| 公开（公告）号： | CN209625207U | 公开（公告）日： | 2019-11-12 |
| 发明（设计）人： | 胡建国;吴劲;王德明;段志奎 | 申请（专利权）人： | 广州智慧城市发展研究院 |
| 主分类号： | G06F15/78 | 分类号： | G06F15/78 |
| 代理公司： | 广州嘉权专利商标事务所有限公司 44205 | 代理人： | 胡辉;何文聪 |
| 地址： | 510800 广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 数字基带电路 本实用新型 射频前端模块 主控处理器 通信接口单元 物联网信息 接口资源 内存单元 感知 发射器 接收机 可变信号 邻道干扰 有效减少 有效实现 载波抵消 杂散 带宽 兼容 芯片 通讯 应用 | ||
1.一种物联网信息感知SOC芯片系统，其特征在于：包括主控处理器、数字基带电路、通信接口单元、FLASH单元、内存单元和射频前端模块，所述主控处理器分别数字基带电路、通信接口单元、FLASH单元和内存单元相连接，所述数字基带电路与射频前端模块连接，所述数字基带电路与FLASH单元连接。
2.根据权利要求1所述的一种物联网信息感知SOC芯片系统，其特征在于：所述数字基带电路包括总线单元、FLASH接口、传输模块、定时器、中断控制器、状态寄存器和配置寄存器，所述总线单元分别与主控处理器、传输模块、定时器、中断控制器和FLASH接口相连接，所述FLASH接口与FLASH单元连接，所述传输模块与射频前端模块相连接，所述配置寄存器的输入端与总线单元的输出端连接，所述传输模块的输出端通过状态寄存器进而与总线单元的第一输入端连接。
3.根据权利要求2所述的一种物联网信息感知SOC芯片系统，其特征在于：所述传输模块包括编解码单元、RAM单元和控制寄存器，所述总线单元与RAM单元连接，所述控制寄存器的第一输出端与总线单元的第二输入端连接，所述控制寄存器的第二输出端与RAM单元的输入端连接，所述RAM单元通过编解码单元进而与射频前端模块连接。
4.根据权利要求3所述的一种物联网信息感知SOC芯片系统，其特征在于：所述射频前端模块包括发射模块、接收模块和LDO模块，所述编解码单元的输入端与接收模块的第一输出端连接，所述发射模块的第一输入端与编解码单元的输出端连接，所述接收模块的第二输出端与发射模块的第二输入端连接，所述LDO模块分别与发射模块和接收模块相连接。
5.根据权利要求4所述的一种物联网信息感知SOC芯片系统，其特征在于：所述发射模块包括ASK调制模块、功率放大模块和天线匹配电路，所述ASK调制模块的第一输入端与编解码单元的输出端连接，所述接收模块的第二输出端与ASK调制模块的第二输入端连接，所述ASK调制模块的输出端通过功率放大模块进而与天线匹配电路的输入端连接。
6.根据权利要求5所述的一种物联网信息感知SOC芯片系统，其特征在于：所述接收模块包括IQ时钟产生器、四相时钟采样模块、VGA与带通滤波模块、副载波解调模块和IQ路强弱判定模块，所述IQ时钟产生器的第一输出端与ASK调制模块的输入端连接，所述IQ时钟产生器的第二输出端依次通过四相时钟采样模块、VGA与带通滤波模块和副载波解调模块进而与IQ路强弱判定模块的输入端连接，所述IQ路强弱判定模块的输出端与编解码单元的输入端连接。
7.根据权利要求1所述的一种物联网信息感知SOC芯片系统，其特征在于：所述通信接口单元包括USB接口、串口和7816接口，所述USB接口、串口和7816接口均与主控处理器相连接。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于广州智慧城市发展研究院，未经广州智慧城市发展研究院许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201822153391.7/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种金融服务管理信息平台
- 下一篇：一种基于三维全景沉浸式的历史地理信息系统
