[实用新型]一种基于硬件加密的逻辑控制器

说明书

本实用新型涉及一种基于硬件加密的逻辑控制器，包括微控制单元和都与微控制单元连接的逻辑预置模块、DTU数传单元、协议转换单元、存储单元、硬件加密卡和电源模块，所述微控制单元通过KNX总线或者MODBUS总线连接多个设置在不同采集点的传感器，所述电源模块的输入端依次通过滤波器和浪涌保护器连接市电，所述电源模块的输出端连接微控制单元。与现有技术相比，本实用新型在电源模块输入端设置浪涌保护器和滤波器，在浪涌电压过大以及静电干扰过大时，电子元器件不容易被毁坏，保证通信畅通。

技术领域

本实用新型涉及物联网技术领域，尤其是涉及一种基于硬件加密的逻辑控制器。

背景技术

在实际应用场景中，会使用到基于各种通信协议的输入输出模块，通过逻辑控制器进行各种协议的解析、数据采集和逻辑的运算。但是这种集中控制和集中数据运算的方式在逻辑控制器出现问题时就会造成系统的崩溃。一方面，逻辑控制器可能会被网络攻击，导致内存芯片的数据被篡改；另一方面，逻辑控制器在复杂的电磁环境中，网络连接不稳定，并且当由雷击等导致的浪涌电压过大时，逻辑控制器中的电子元件容易被毁坏。

实用新型内容

本实用新型的目的就是为了克服上述现有技术存在的缺陷而提供一种基于硬件加密的逻辑控制器。

本实用新型的目的可以通过以下技术方案来实现：

一种基于硬件加密的逻辑控制器，包括微控制单元和都与微控制单元连接的逻辑预置模块、DTU数传单元、协议转换单元、存储单元、硬件加密卡和电源模块，所述微控制单元通过KNX总线或者MODBUS总线连接多个设置在不同采集点的传感器，所述电源模块的输入端依次通过滤波器和浪涌保护器连接市电，所述电源模块的输出端连接微控制单元。

优选的，所述逻辑预置模块包括FLASH芯片。

优选的，所述硬件加密卡包括FPGA协处理器。

优选的，所述DTU数传单元包括GSM模块。

优选的，所述DTU数传单元包括NBIOT模块。

优选的，所述电源模块的输入端依次通过滤波器和一级浪涌保护器连接市电，所述电源模块的输出端通过二级浪涌保护器连接微控制单元。

优选的，所述微控制单元包括32位处理器。

与现有技术相比，本实用新型通过硬件加密卡能够将计算复杂型任务和计算密集型任务分离处理，计算密集型任务通过硬件加密卡加以实现，使主处理器尽可能不受影响，能够提高安全性能；在电源模块输入端设置浪涌保护器和滤波器，在浪涌电压过大以及静电干扰过大时，电子元器件不容易被毁坏，保证通信畅通。

附图说明

图1为本实用新型的结构示意图。

具体实施方式

下面结合附图和具体实施例对本实用新型进行详细说明。本实施例以本实用新型技术方案为前提进行实施，给出了详细的实施方式和具体的操作过程，但本实用新型的保护范围不限于下述的实施例。

实施例

如图1所示，本申请提出一种基于硬件加密的逻辑控制器，包括微控制单元1(MCU)和都与微控制单元1连接的逻辑预置模块2、DTU数传单元3、协议转换单元11、存储单元4、硬件加密卡5和电源模块6。微控制单元通过基于RS485 的KNX总线或者MODBUS总线连接多个传感器7。

本实施例中，微控制单元1采用STM32F103RBT6的32位中央处理，利用现有的软件程序对来自设不同信息采集点的传感器7数据进行整理、有效数据提取等预处理；微控制单元1解析有线和无线的通信报文，将输入信号的值通过通讯协议的进行分发。