[实用新型]基于POWER PC处理器的处理器子卡有效
| 申请号： | 201822197548.6 | 申请日： | 2018-12-25 |
| 公开（公告）号： | CN209312010U | 公开（公告）日： | 2019-08-27 |
| 发明（设计）人： | 邵忠俊;孙小杰;许征锋;余齐严;尹晓明 | 申请（专利权）人： | 西安翔迅科技有限责任公司 |
| 主分类号： | G06F11/07 | 分类号： | G06F11/07;G06F13/38 |
| 代理公司： | 西安智邦专利商标代理有限公司 61211 | 代理人： | 胡乐 |
| 地址： | 710077 陕西省西安市锦业二路*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 连接器 处理器子卡 主处理器 以太网接口电路 串口接口电路 输入输出接口 本实用新型 看门狗电路 板卡结构 电平缓冲 电源电路 离散量 复位 多路 功耗 配置 解析 架构 芯片 传输 | ||
1.基于POWER PC处理器的处理器子卡，其特征在于：包括主处理器及其外围电路、看门狗电路、电源电路、串口接口电路、以太网接口电路、USB接口电路和CAN总线接口电路；其中：
主处理器为MPC5121e系列的32位PowerPC微控制器，并配置有可扩展的DDR2；
主处理器的外围电路包括时钟模块、BOOT FLASH、USER FLASH、NVRAM和CPLD；时钟模块为主处理器和CPLD提供同步时钟信号；BOOT FLASH、USER FLASH和NVRAM分别一端与CPLD连接，另一端与主处理器的LPC总线连接；CPLD接入看门狗电路，实现主处理器复位以及相应的配置；CPLD还用于对主处理器经LPC总线传输的地址和数据进行解析；
串口接口电路、以太网接口电路、USB接口电路、CAN总线接口电路分别与主处理器的相应通信接口连接；
所述主处理器配置有PCI接口，相应通过PCI总线接至PMC规范定义的连接器X1和X2；
所述CPLD配置有多路离散量输入输出接口，相应通过电平缓冲芯片接至连接器X4；所述连接器X4同时还作为串口接口电路、以太网接口电路、USB接口电路、CAN总线接口电路以及电源电路对外的接口。
2.根据权利要求1所述的基于POWER PC处理器的处理器子卡，其特征在于：所述CPLD采用ALTERA公司的EPM1270。
3.根据权利要求1所述的基于POWER PC处理器的处理器子卡，其特征在于：所述串口接口电路提供两路RS232接口和两路RS422接口。
4.根据权利要求1所述的基于POWER PC处理器的处理器子卡，其特征在于：所述以太网接口电路使用主处理器自带的以太网接口，PHY层协议芯片选用KSZ8041NLI。
5.根据权利要求1所述的基于POWER PC处理器的处理器子卡，其特征在于：所述USB接口电路使用主处理器自带的USB接口，外加功率开关芯片MIC2536-2BM及ESD保护芯片IP4220CZ6。
6.根据权利要求1所述的基于POWER PC处理器的处理器子卡，其特征在于：所述CAN总线接口电路基于主处理器自带的CAN接口，增加隔离CAN接口芯片ADM3053以实现CAN接口的隔离。
7.根据权利要求1所述的基于POWER PC处理器的处理器子卡，其特征在于：所述电源电路采用1片LTM4600IV作为5V转3.3V的芯片，采用2片MIC68220YML用于将+3.3V转换主处理器所用的1.4V和1.8V以及DDR2所需要的+1.8V及+0.9V，MIC68220YML的上电反馈脚作为后级电源输出脚的控制脚。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安翔迅科技有限责任公司，未经西安翔迅科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201822197548.6/1.html，转载请声明来源钻瓜专利网。
