[实用新型]多芯片堆叠封装体

说明书

本实用新型提供一种多芯片堆叠封装体，本实用新型的优点在于采用重布线层与导电柱的联合的方式实现叠层芯片之间的互联，取代传统堆叠芯片封装常用的打线工艺和基板倒装的工艺，相比传统芯片叠层BGA封装，整体封装厚度更薄，相同芯片数量下封装尺寸小，具有良好的导电性、导热性和可靠性。

技术领域

本实用新型涉及半导体封装领域，尤其涉及一种多芯片堆叠封装体。

背景技术

近年来，集成电路(芯片)的封装技术逐渐成为高效能集成电路的发展瓶颈，微型化与多芯片模块(multi-chips module，MCM)的封装结构已普遍使用于与电子装置中。多芯片模块封装主要包含了两颗以上的晶粒包覆其中，以提升封装的电性与效能。

现今的封装技术逐渐趋向采用球栅阵列封装(ball grid array，BGA)、覆晶球栅阵列封装(flip chip ball grid array，FC-BGA)、芯片尺寸封装(chip size package，CSP)、晶圆级封装(Wafer Level Package，WLP)的技术。一般而言，球栅阵列装结构能在封装表面区域提供高密度的互连配置，但是，一般的球栅阵列封装具有迂回的信号路径，会使阻抗升高，且因其热传导不善而使散热机制变差。

实用新型内容

本实用新型所要解决的技术问题是，提供一种多芯片堆叠封装体。

为了解决上述问题，本实用新型提供了一种多芯片堆叠封装体，包括：至少一第一芯片，包括相对设置的背面及有源面，所述第一芯片的有源面上设置有多个第一导电块；至少一第二芯片，包括相对设置的背面及有源面，所述第二芯片的有源面上设置有多个第二导电块，所述第二芯片的背面与所述第一芯片的背面连接；一第一重布线层，包括多个第一导电垫，所述第一导电垫与所述第一导电块电连接，至少部分所述第一导电垫突出于所述第一芯片的侧面；一第二重布线层，包括多个第二导电垫及多个第二导电柱，所述第二导电垫与所述第二导电块连接，且至少部分所述第二导电垫突出于所述第二芯片的侧面，所述第二导电柱的两端分别连接所述第一导电垫及所述第二导电垫；一塑封体，塑封所述第一芯片、第二芯片、第一重布线层及所述第二重布线层，所述第一导电垫的一表面暴露于所述塑封体的顶面，所述第一导电垫作为所述多芯片堆叠封装体与外界连接的连接点。

在一实施例中，所述第一重布线层还包括多个第一导电柱，所述第一导电柱设置在所述第一导电垫上，所述多芯片堆叠封装体还包括一第三重布线层，所述第三重布线层包括多个第三导电垫及多个第三导电柱，所述第三导电垫与所述第一导电柱连接；所述第三导电柱设置在所述第三导电垫上，所述塑封体包覆所述第一导电垫、第一导电柱及所述第三重布线层，所述第三导电柱的一表面暴露于所述塑封体的顶面，所述第三导电柱作为所述多芯片堆叠封装体与外界连接的连接点。

在一实施例中，在所述多芯片堆叠封装体与外界连接的连接点上形成多个外引脚。

在一实施例中，所述第一芯片的厚度小于所述第二芯片的厚度。

本实用新型的优点在于：采用重布线层与导电柱的联合的方式实现叠层芯片之间的互联，取代传统堆叠芯片封装常用的打线工艺和基板倒装的工艺，相比传统芯片叠层BGA封装，整体封装厚度更薄，相同芯片数量下封装尺寸小，具有良好的导电性、导热性和可靠性。