[实用新型]封装体

说明书

本实用新型提供一种封装体，具体地说，本实用新型提供一种采用CSP封装方法形成的封装体，本实用新型的优点在于，(1)芯片被减薄，有效降低大功率芯片的电阻值；(2)芯片背面形成导电层，可以降低芯片的源极和漏极之间的电阻值；(3)封装体的六个面除了与外部电路连接的连接引脚露出，其余部分完全由塑封体保护，无芯片露出，可靠性高。

技术领域

本实用新型涉及半导体领域，尤其涉及一种采用CSP封装方法形成的封装体。

背景技术

对于发展新型电子产品的一个限制是所需电路的组装和封装。封装提供多重功能，包括用于保护被封入的电路裸片表面和用于提供裸片和印刷电路板之间的应力释放机构。另外，封装需要符合小尺寸、高密度和低成本的应用需求。

过去，在晶片被切片成电路裸片后，器件封装被组装为单个的单元。这种封装是被封入电路裸片的尺寸的几倍。最近，在切片之前以晶片级来密封电路裸片，以制造小得多的封装。当封装具有的面积不大于被封入裸片的1.2倍时，将其称作芯片尺寸封装(CSP)。晶片级CSP将晶片制造扩展为包括器件互连工艺和器件保护工艺，从而制造出的封装仅略大于被封入的裸片。

现有的晶圆级CSP封装的缺点在于，封装电阻大，且裸片的侧面露出，可靠性低。

实用新型内容

本实用新型所要解决的技术问题是，提供一种封装体，其能够有效降低芯片的电阻值，且能够提高封装体可靠性。

为了解决上述问题，本实用新型提供了一种封装体，包括：一塑封体及至少一芯片，所述塑封体包覆所述芯片，所述芯片的正面具有一源极、一漏极及一栅极；在所述源极、漏极及所述栅极上分别设置有至少一导电凸块，所述导电凸块的上表面暴露于所述塑封体之外，所述芯片的背面具有一导电层，所述导电层也被所述塑封体包覆。

在一实施例中，在垂直所述封装体的方向上，所述源极上方的导电凸块的正投影在所述源极的正投影的范围内，所述漏极上方的导电凸块的正投影在所述漏极的正投影的范围内，所述栅极上方的导电凸块的正投影在所述栅极的正投影的范围内。

在一实施例中，所述芯片的厚度小于或者等于50微米，所述导电层的厚度大于或者等于20微米。

在一实施例中，所述封装体还包括外引脚，所述外引脚与所述导电凸块电连接。

本实用新型的优点在于，(1)芯片被减薄，有效降低大功率芯片的电阻值；(2)芯片背面形成导电层，可以降低芯片的源极和漏极之间的电阻值；(3)封装体的6个面除了与外部电路连接的连接引脚露出，其余部分完全由塑封体保护，无芯片露出，可靠性高。

附图说明

图1是本实用新型芯片封装方法的步骤示意图；

图2A～图2O是本实用新型芯片封装方法的工艺流程图；

图3是所述封装体的结构示意图；

图4是传统的CSP封装形成的封装体的等效电路图；

图5是本实用新型封装体的等效电路图。

具体实施方式

下面结合附图对本实用新型提供的采用CSP封装方法形成的封装体的具体实施方式做详细说明。