[实用新型]基于申威421处理器和申威ICH套片的安全主控板

权利要求书

1.一种基于申威421处理器和申威ICH套片的安全主控板，其特征在于，包括申威421处理器、PEX8632桥芯片、申威ICH套片、64bit PCI-E to PCI桥模块以及CPCI连接器模块；所述申威421处理器集成有一路DDR3存储控制器接口和一路PCIE接口，DDR3存储控制器接口外接DDR3主存，一路PCIE接口接PEX8632桥芯片；所述PEX8632桥芯片输出的一路PCI-E接申威ICH套片，一路PCI-E接64bit PCI-E to PCI桥模块，一路PCI-E接申威421处理器；所述64bit PCI-E to PCI桥模块与CPCI连接器模块连接；所述申威ICH套片接出一路USB转IDE控制器模块、两路千兆以太网控制器、一路千兆以太网PHY芯片、两路视频编解码模块、五路USB信号、两路SATA信号、一路miniSATA电子盘、一路RS232驱动收发控制器模块、一路音频编解码模块、一路PS/2键鼠，所述五路USB信号中一路输出给USB转串口控制器模块、一路输出给USB转USB HUB控制器、三路输出给CPCI连接器模块；所述CPCI连接器模块包括J1、J2、J3、J4、J5五个连接器，J1、J2为引脚已定义连接器；J3、J4和J5为用户自定义连接器。

2.根据权利要求1所述的基于申威421处理器和申威ICH套片的安全主控板，其特征在于，所述千兆以太网PHY芯片采用BCM5464以太网芯片，接出两路自适应千兆网；所述两路千兆以太网控制器均采用WG82574IT芯片。

3.根据权利要求1所述的基于申威421处理器和申威ICH套片的安全主控板，其特征在于，所述两路视频编解码模块均采用视频译码器CH7033B；所述两路视频编解码模块分别接出DVI+VGA信号和DVI信号。

4.根据权利要求1所述的基于申威421处理器和申威ICH套片的安全主控板，其特征在于，所述CPCI连接器模块中J3上定义了两路千兆以太网信号，J4和J5上定义了四路USB信号、两路千兆以太网信号、两路串口信号、两路DVI信号、两路SATA信号、一路VGA信号、一路并口信号、一路IDE信号、一路PS2信号和一路音频信号。

5.根据权利要求1至4之一所述的基于申威421处理器和申威ICH套片的安全主控板，其特征在于，所述USB转USB HUB控制器接出两路USB信号，其中一路USB信号接到CPCI连接器上，另外一路USB信号接到USB转并口模块，USB转并口模块接出一路并口信号。