[实用新型]一种芯片扇出型封装结构

说明书

本实用新型公开了一种芯片扇出型封装结构，其芯片扇出型封装结构包括：层叠封装结构，具有第一表面和与第一表面相对的第二表面；层叠封装结构包括依次层叠的多个封装体，不同封装体的封装材料不同；阶梯型导电通孔，形成在层叠封装结构中，一端暴露于层叠封装结构的第一表面，用于电连接多个封装体；阶梯型导电通孔沿成第一表面至第二表面方向，每层封装体中的通孔的孔径依次减小。本实用新型实施例根据不同层封装体的封装材料制成的阶梯型通孔结构，使得位于不同层不同封装材料的封装体中包封的芯片或元器件都能引出其电信号，满足了实际应用中各种芯片或元器件分布在不同结构层的需求。

技术领域

本实用新型涉及半导体封装领域，具体涉及一种芯片扇出型封装结构。

背景技术

现有晶圆扇出产品是将各种不同芯片贴在同一水平层上，可通过RDL重布线工艺来实现各个芯片间的电连接，随着需求的发展，晶圆扇出产品结构也变得更复杂，将各种不同芯片分布在晶圆扇出产品结构的不同层，这样的结构需要采用通孔电连接的方式实现芯片间的互联。单纯的硅通孔电连接方案在芯片的3D堆叠结构中应用的比较广泛，但是晶圆扇出产品中芯片被分布在不同结构层中，形成相互间的通孔电连接就相对复杂，因为3D芯片的堆叠电连接通孔只存在单一的硅基里，而晶圆扇出产品中的电连接通孔存在不同的材料的结构叠层中。不同材料的结构叠层中每层结构材料的通孔的加工工艺不同，所形成的孔型也随之不同；即使采用同种通孔加工工艺，但由于材料的不同，形成的孔型也随之不同，所以在不同材料的叠层结构中采用统一工艺形成通孔很难实现电连接。

实用新型内容

因此，本实用新型提供一种芯片扇出型封装结构，克服了现有技术中多种芯片或元器件分布在不同封装材料的封装体的叠层结构中时，需采用统一工艺形成通孔进行难以电连接的不足。

本实用新型实施例提供一种芯片扇出型封装结构，包括：层叠封装结构，所述层叠封装结构具有第一表面和与所述第一表面相对的第二表面；所述层叠封装结构包括依次层叠的多个封装体，不同所述封装体的封装材料不同；阶梯型导电通孔，形成在所述层叠封装结构中，一端暴露于所述层叠封装结构的第一表面，用于电连接多个封装体；所述阶梯型导电通孔沿成所述第一表面至所述第二表面方向，每层封装体中的通孔的孔径依次减小。

在一实施例中，每个所述封装体中包封至少一个芯片，不同所述封装体中的芯片通过阶梯型导电通孔电连接。

在一实施例中，所述的芯片扇出型封装结构，还包括：粘结层，形成于所述依次层叠的多个封装体的之间。

在一实施例中，所述阶梯型导电通孔贯穿所述粘结层，所述粘结层内的孔径小于粘结层朝向所述第一表面方向的封装体内的通孔的孔径，所述粘结层内的孔径大于粘结层朝向所述第二表面方向的封装体内的通孔的孔径。

在一实施例中，所述的芯片扇出型封装结构，还包括：引出层，形成在所述第一表面，用于引出所述封装体内的电信号。

在一实施例中，所述引出层包括：布线层，形成在所述第一表面；引出端子，扇出在所述布线层表面。

本实用新型技术方案，具有如下优点：

本实用新型实施例提供的芯片扇出型封装结构，在包含多层不同封装材料封装体的层叠封装结构中，利用阶梯型导电通孔沿成层叠封装结构的第一表面至第二表面方向，使得位于不同层不同封装材料的封装体内包封的芯片或元器件形成电连接，且沿第一表面至第二表面方向的封装体中的通孔的孔径依次减小，本实用新型实施例根据不同层封装体的封装材料制成的阶梯型通孔结构，使得位于不同层不同封装材料的封装体中包封的芯片或元器件都能引出其电信号，满足了实际应用中各种芯片或元器件分布在不同结构层的需求。

附图说明