[实用新型]一种能减少漏电流的可寻址测试芯片及其测试系统

说明书

本实用新型涉及一种能减少漏电流的可寻址测试芯片及其测试系统。所述测试芯片包括开关电路、寻址电路、若干待测器件和若干焊盘；寻址电路的输出端连接到开关电路的输入端；开关电路的输出端与待测器件的输入端相连，通过开关的通断状态选定待测器件；寻址电路包括若干译码器，开关电路包括多个传输门，其中若干个传输门为一组，同一组传输门的输入端连接到寻址电路中的同一个译码器；多组传输门按信号传递方向连接成多级传输门结构，其中高一级的传输门的输出端连接到与之相连的低一级传输门的输入端，最低一级传输门的输出端与待测器件的测试信号线相连。本实用新型能够在测量过程中有效地减少漏电流。

技术领域

本实用新型是关于半导体设计和生产领域，特别涉及一种能减少漏电流的可寻址测试芯片及其测试系统。

背景技术

传统统半导体制造通过短程测试芯片来测试获取生产工艺的缺陷率和成品率，根据在晶圆内放置位置的不同，可分为两类：独立测试芯片和放置在划片槽内的测试芯片。独立测试芯片面积较大，需要占据一个芯片的位置，这样就相当于半导体制造厂商需要支付这一部分面积掩模的制造费用。划片槽是晶圆上为切割芯片时预留的空间，将测试芯片放置于划片槽，可以不占据芯片的位置，这使半导体制造厂商就不需要承担昂贵的掩模费用，节省了大量的成本。

但是短程测试芯片需要将测试单元单独的连接到PAD(焊盘)上，每个测试结构需要两个或多个PAD，这造成了短程测试芯片的面积利用率很低。基于这个考虑，普通可寻址测试芯片通过引入类似于静态记忆体芯片的地址译码电路，大大减少了PAD的数量，相对提高了测试芯片的面积利用率。

普通可寻址测试芯片(Test Chip)是通用的带有可寻址电路的测试芯片，由寻址电路、开关电路、待测器件(DUT)、焊盘(pad)四部分基本结构构成，其中寻址电路与开关电路相连，且输出地址信号以控制开关电路中的开关通断状态；开关电路与待测器件相连，以通过开关的通断状态选择特定的DUT进行测量。

如图1所示，对于区域放置较多DUT的测试芯片，可以将其整个DUT区域划分成若干个小DUT区域，即将DUT划分成若干个阵列，然后再在不同的阵列之间，分别设置开关电路和寻址电路。但是，在实际芯片测试中，更好的设计是只使用一个DUT阵列进行测试，所有的DUT都在同一个DUT区域，在该DUT区域没有多余的电路或设备，这样就更类似于芯片的真实使用场景。

无论是否将DUT划分为若干个DUT区域，当DUT阵列中的DUT数量较多，其所配置的外围电路就会有更多的开关电路，根据可寻址测试的原理，每组测试端口每次仅选中一个DUT进行测试，其余未被选中的开关电路会增加漏电流。采用目前的开关电路结构，其漏电流会达到几十甚至上百纳安的漏电流，从而导致测试芯片测量不够精确。

实用新型内容

本实用新型的主要目的在于克服现有技术中的不足，提供一种可寻址测试芯片及测试系统，能够在测量过程中有效地减少漏电流。

本实用新型公开了一种能减少漏电流的可寻址测试芯片，该测试芯片包括开关电路、寻址电路、若干待测器件和若干焊盘；寻址电路的输出端连接到开关电路的输入端，寻址电路控制开关电路中开关的通断；开关电路的输出端与待测器件的输入端相连，通过开关的通断状态选定待测器件；其特征在于，寻址电路包括若干译码器，开关电路包括多个传输门，其中若干个传输门为一组，同一组传输门的输入端连接到寻址电路中的同一个译码器；多组传输门按信号传递方向连接成多级传输门结构，其中高一级的传输门的输出端连接到与之相连的低一级传输门的输入端，最低一级传输门的输出端与待测器件的测试信号线相连。

作为优选，同一组传输门中的每个传输门所连接的低一级传输门的数量相同。

作为优选，所述寻址电路中每个译码器的型号，根据所连接的该组传输门确定：译码器的数字信号输出位数不小于与其连接的该组传输门中的传输门个数。

作为优选，所有待测器件分布在同一个DUT阵列中，开关电路和寻址电路都设置在该DUT阵列的外围。