[实用新型]一种基于异或门的AB正交信号判断电路

说明书

本实用新型提供了一种基于异或门的AB正交信号判断电路，包括MCU芯片和A+信号接口、A‑信号接口、B+信号接口和B‑信号接口，以及具有异或门电路的逻辑芯片，逻辑芯片的第一逻辑输入端、第二逻辑输入端、第三逻辑输入端和第四逻辑输入端分别连接于A+信号接口、A‑信号接口、B+信号接口和B‑信号接口，逻辑芯片的第一逻辑输出端和第二逻辑输出端分别连接于MCU芯片的两个IO口，且第一逻辑输出端与第一逻辑输入端和第二逻辑输入端异或逻辑相关，第二逻辑输出端与第三逻辑输入端和第四逻辑输入端异或逻辑相关。本实用新型通过使用一个异或门的逻辑芯片连接AB正交信号，减少CPU的IO资源占用，简化后续程序。

技术领域

本实用新型属于电子电路技术领域，尤其涉及一种基于异或门的AB正交信号判断电路。

背景技术

AB正交信号在处理高速信号时会经常遇到。AB正交信号的其中一路出错就会导致数据采集异常，因此在启动前必须对AB信号进行判断是否正常。

如图1所示，现有技术的A+，A-以及B+，B-信号均直接接入 CPU的IO口以判断AB正交信号是否异常。现有技术电路需要占用较多的CPUIO资源，而且会增加程序的复杂程度，导致开发成本提高。

发明内容

本实用新型的目的是针对上述问题，提供一种基于异或门的 AB正交信号判断电路。

为达到上述目的，本实用新型提出了一种基于异或门的AB 正交信号判断电路，包括MCU芯片和A+信号接口、A-信号接口、 B+信号接口和B-信号接口，其特征在于，还包括具有异或门电路的逻辑芯片，所述逻辑芯片的第一逻辑输入端、第二逻辑输入端、第三逻辑输入端和第四逻辑输入端分别连接于所述A+信号接口、 A-信号接口、B+信号接口和B-信号接口，所述逻辑芯片的第一逻辑输出端和第二逻辑输出端分别连接于所述MCU芯片的两个IO口，且所述第一逻辑输出端与所述第一逻辑输入端和第二逻辑输入端异或逻辑相关，所述第二逻辑输出端与所述第三逻辑输入端和第四逻辑输入端异或逻辑相关。

在上述的基于异或门的AB正交信号判断电路中，所述逻辑芯片的型号为SN74AHC86

在上述的基于异或门的AB正交信号判断电路中，所述A+信号接口与第一逻辑输入端A1之间，A-信号接口与第二逻辑输入端 B1之间，B+信号接口与第三逻辑输入端A2之间，B-信号接口与第四逻辑输入端B2之间，分别串联有第一电阻、第二电阻、第三电阻和第四电阻。

在上述的基于异或门的AB正交信号判断电路中，所述第一电阻、第二电阻、第三电阻和第四电阻的阻值分别为500欧姆～2K 欧姆。

在上述的基于异或门的AB正交信号判断电路中，所述第一电阻、第二电阻、第三电阻和第四电阻的阻值分别为1K欧姆。

在上述的基于异或门的AB正交信号判断电路中，所述逻辑芯片的第五逻辑输入端和第六逻辑输入端均连接于接地端。

在上述的基于异或门的AB正交信号判断电路中，所述逻辑芯片的电源端连接于3.3V电源。

与现有的技术相比，本实用新型具有以下优点：通过使用一个异或门的逻辑芯片连接AB正交信号，减少CPU的IO资源；将原先的5VAB信号转换通过逻辑芯片为3.3V直接给MCU使用。

附图说明

图1是现有技术中AB正交信号与MCU芯片的连接关系；

图2是本实用新型的电路连接示意图。

图中，MCU芯片U1；逻辑芯片U2；第一逻辑输入端A1；第二逻辑输入端B1；第三逻辑输入端A2；第四逻辑输入端B2；第五逻辑输入端A3；第六逻辑输入端B3；第一逻辑输出端Y1；第二逻辑输出端Y2；第一电阻R1；第二电阻R2；第三电阻R3；第四电阻R4。

具体实施方式