[发明专利]用于减小磁耦合的数字信号的反馈控制电流整形输出

说明书

提供了用于降低输出数字信号的谐波的各种布置。可以提供可编程电流上升时间电路，控制该输出数字信号的上升沿，其中该输出数字信号输出到输入/输出(I/O)焊盘。可以提供可编程电流下降时间电路，控制该输出数字信号的下降沿。可以提供反馈电路，监控该输出数字信号的该上升沿的上升时间和该输出数字信号的该下降沿的下降时间。可以提供控制电路，向该可编程电流上升时间电路提供第一输入以调整该输出数字信号的该上升沿的该上升时间，并且向该可编程电流下降时间电路提供第二输入以调整该输出数字信号的该下降沿的该下降时间。

优先权要求和相关申请的交叉引用

本专利申请要求于2017年10月13日提交的申请号为15/782,936、发明名称为“用于减小磁耦合的数字信号的反馈控制电流整形输出”的美国非临时专利申请的权益和优先权。

背景技术

集成电路(integrated circuit，IC)可以与输入/输出(input/output，I/O)焊盘连接，其中数字信号通过I/O焊盘可以输出到印刷电路板(printed circuit board，PCB)上的其他电路。与IC的数字输出端连接的这种I/O焊盘通常也连接到电容器。当数字输出信号转换为高电平或低电平时，电流可能会短暂地通过电容器、与IC的数字输出端相连的I/O焊盘以及地之间形成的电路。这个电流产生一个磁环。这个磁环可以在另一个邻近的电路中感应出电流。这种感应的电流会对这种邻近的电路，特别是当邻近的电路是诸如天线接收器电路的低噪声电路时，产生负面影响。因此，减小由数字输出引起的这种磁耦合的影响可能是有益的。

发明内容

当数字I/O引脚出现在包含敏感的RF组件的SOC芯片上时，从数字输出端到RF电路的耦合会降低系统的灵敏度和噪声系数性能。这种降低可能是I/O电源电压、负载电容、工艺变化以及数字输出信号的传播延迟和上升和下降时间的函数。本文详述的实施例可以减小从数字I/O引脚到RF电路的耦合，并且可以校准数字焊盘以实现增强的RF隔离益处，同时在存在工艺、电源和负载变化的情况下保持对称的传播延迟和上升/下降时间时序规范。

由I/O焊盘引起的RF降低的主要原因可能是数字输出环路和LNA输入环路(或VCO电感)之间的磁耦合。这种耦合可以是数字焊盘输出电流波形(明显地，不是电压波形)的函数。所提出的解决方案旨在整形输出焊盘的电流波形，以减少RF频率处的谐波分量，从而减少与RF电路的磁耦合。

本文中详细描述的实施例的电流整形电路可以不涉及任何偏置电流，并且可以自动校准以保持与已知的传播延迟规范和相等的上升和下降时间的一致性。这样可以为不同的负载电容、电源电压以及工艺和温度变化实现输出电流的最佳电流整形。

提出了用于降低输出数字信号的谐波的各种系统、集成电路、方法和装置。这样的系统、IC或装置可以包括可编程电流上升时间电路，控制该输出数字信号的上升沿。该输出数字信号可以输出到输入/输出(I/O)焊盘。可以存在可编程电流下降时间电路，控制该输出数字信号的下降沿。可以存在反馈电路，监控该输出数字信号的该上升沿的上升时间和该输出数字信号的该下降沿的下降时间。可以存在控制电路，向该可编程电流上升时间电路提供第一输入以调整该输出数字信号的该上升沿的该上升时间，并且向该可编程电流下降时间电路提供第二输入以调整该输出数字信号的该下降沿的该下降时间。

这样的系统、集成电路、方法和装置的实施例可以包括以下特征中的一个或多个：该可编程电流上升时间电路、该可编程电流下降时间电路、该反馈电路和该控制电路可以被集成为集成电路(IC)的一部分。该IC可以包括与该IC的低噪声放大器(low noiseamplifier，LNA)连接的RF输入。该控制电路使用该可编程电流上升时间电路来增加该上升沿的该上升时间以及使用该可编程电流下降时间电路来增加该下降沿的该下降时间，减小了该输出数字信号和该RF输入之间的磁耦合。可以存在位于印刷电路板上的I/O焊盘，并且该I/O焊盘电连接到与该IC不同的一个或多个电容器。