[发明专利]用于形成三维存储器件的双堆栈沟道孔结构的方法

说明书

公开了一种用于形成3D存储器件的沟道孔结构的方法。所述方法包括：在衬底上形成第一交替电介质堆叠层和第一绝缘层；在穿透第一绝缘层和第一交替电介质堆叠层的第一沟道孔中形成第一沟道结构；在第一绝缘层中形成牺牲堆栈间插塞；在牺牲堆栈间插塞上形成第二交替电介质堆叠层；形成穿透第二交替电介质堆叠层并且暴露牺牲堆栈间插塞的部分的第二沟道孔；去除牺牲堆栈间插塞以形成腔；以及在所述腔中形成堆栈间沟道插塞，并在所述第二沟道孔中形成第二沟道结构，所述堆栈间沟道插塞接触所述第一沟道结构和所述第二沟道结构。

技术领域

本公开总体上涉及半导体技术领域，并且更具体而言，涉及用于形成三维(3D)存储器件的双堆栈(dual-deck)沟道孔结构的方法。

背景技术

通过改善工艺技术、电路设计、程序设计算法和制造工艺使平面存储单元缩小至更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得有挑战性并且成本高。因而，平面存储单元的存储密度接近上限。三维(3D)存储架构能够解决平面存储单元中的密度极限。

随着半导体技术的进步，诸如3D NAND存储器件的3D存储器件不断地使更多的氧化物/氮化物(ON)层按比例缩小。结果，沟道孔的刻蚀过程变得越来越有挑战性。

发明内容

文中公开了用于形成三维(3D)存储器件的双堆栈沟道孔结构的方法的实施例。

所述方法包括：在衬底上形成第一交替电介质堆叠层；在第一交替电介质堆叠层上形成第一绝缘层；形成穿透第一绝缘层和第一交替电介质堆叠层的第一沟道孔；在第一沟道孔中形成第一沟道结构；在第一绝缘层中形成牺牲堆栈间(inter-deck)插塞，其中，牺牲堆栈间插塞在横向平面中的投影覆盖第一沟道孔在所述横向平面中的投影；形成设置在所述牺牲堆栈间插塞上的第二交替电介质堆叠层；形成穿透第二交替电介质堆叠层并且暴露牺牲堆栈间插塞的部分的第二沟道孔；去除牺牲堆栈间插塞，以形成腔；以及在所述腔中形成堆栈间沟道插塞，并在所述第二沟道孔中形成第二沟道结构，其中，所述堆栈间沟道插塞接触所述第一沟道结构和所述第二沟道结构。

在一些实施例中，所述方法还包括：形成沿竖直方向堆叠的至少32个电介质层对，其中，每个电介质层对包括第一电介质层和不同于第一电介质层的第二电介质层。

在一些实施例中，所述方法还包括：形成沿竖直方向堆叠的至少32个电介质层对，其中，每个电介质层对包括氧化硅层和氮化硅层。

在一些实施例中，所述方法还包括：在第一交替电介质堆叠层上形成氧化物层作为第一绝缘层；以及在所述氧化物层上形成氮化物层作为第一掩模层。

在一些实施例中，所述方法还包括：在形成第一沟道结构之前，在衬底的通过第一沟道孔暴露的表面上形成外延层。

在一些实施例中，形成第一沟道结构包括：在第一沟道孔的侧壁上形成第一功能层；形成覆盖所述功能层的侧壁的第一沟道层，所述第一沟道层与所述外延层接触；以及形成覆盖所述第一沟道层的侧壁并且填充所述第一沟道孔的第一填充结构。

在一些实施例中，形成所述第一功能层包括：在第一沟道孔的侧壁上形成用于阻挡电子电荷的外流的第一阻挡层；在第一阻挡层的表面上形成用于在3D存储器件的操作期间存储电子电荷的第一存储层；以及在第一存储层的表面上形成用于隧穿电子电荷的第一隧穿层。

在一些实施例中，形成牺牲堆栈间插塞包括：在第一绝缘层中形成第一凹陷，其中，第一凹陷在横向平面中的投影覆盖第一沟道孔在所述横向平面中的投影；在所述第一凹陷中形成氧化物和氮化物刻蚀停止层，所述氧化物和氮化物刻蚀停止层与所述第一沟道层接触；以及去除所述氧化物和氮化物刻蚀停止层的处于所述凹陷之外的部分，以形成牺牲堆栈间插塞，并使所述牺牲堆栈间插塞的顶表面平坦化。

在一些实施例中，所述方法还包括：形成牺牲堆栈间插塞包括：沉积包括钨、硅化钨或氮化钨的材料，以形成所述氧化物和氮化物刻蚀停止层。