[发明专利]形成用于三维存储器件双侧布线的阶梯结构的方法

说明书

公开了形成用于三维(3D)存储器件双侧布线的阶梯结构的方法的实施例。在一个示例中，在衬底上形成第一电介质层，并且在第一电介质层上形成第一光刻胶层。通过修整蚀刻第一电介质层的循环将凹槽穿过第一电介质层图案化到衬底。将电介质/牺牲层对形成在第一电介质层上并填充在凹槽中。在电介质/牺牲层对上形成第二光刻胶层。通过修整蚀刻电介质/牺牲层对的循环来图案化电介质/牺牲层对。将第二电介质层形成在第一电介质层上，并覆盖图案化的电介质/牺牲层对。通过用导体层替换图案化的电介质/牺牲层对和凹槽中的电介质/牺牲层对中的牺牲层来形成包括导体/电介质层对的存储堆叠层。

背景技术

本公开的实施例涉及三维(3D)存储器件及其制造方法。

通过改进工艺技术、电路设计、编程算法和制造工艺，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺和制造技术变得具有挑战性且成本高。结果，平面存储单元的存储密度接近上限。

3D存储器架构可以解决平面存储单元中的密度限制。3D存储器架构包括存储阵列和用于控制进出存储阵列的信号的外围设备。

发明内容

本文公开了用于3D存储器件双侧布线的阶梯结构的制造方法的实施例。

在一个示例中，公开了一种用于形成3D存储器件的方法。在衬底上形成第一电介质层，并在所述第一电介质层上形成第一光刻胶层。通过修整所述第一光刻胶层和蚀刻所述第一电介质层的多个循环，将凹槽穿过所述第一电介质层图案化到所述衬底。将多个电介质/牺牲层对形成在所述第一电介质层的顶表面上，并填充在所述凹槽中。将第二光刻胶层形成在所述多个电介质/牺牲层对的顶表面上。通过修整所述第二光刻胶层和蚀刻所述多个电介质/牺牲层对的多个循环来图案化所述第一电介质层的顶表面上的所述多个电介质/牺牲层对。将第二电介质层形成在所述第一电介质层的顶表面上，并覆盖图案化的多个电介质/牺牲层对。通过用多个导体层替换所述第一电介质层的顶表面上所述图案化的电介质/牺牲层对中的牺牲层和所述凹槽中的电介质/牺牲层对中的牺牲层，来在所述衬底上形成包括多个导体/电介质层对的存储堆叠层。

在另一个示例中，公开了一种用于形成3D存储器件的阶梯结构的方法。在衬底上形成电介质层，并在所述电介质层上形成光刻胶层。通过修整所述光刻胶层和蚀刻所述电介质层的多个循环将凹槽穿过电介质层图案化到所述衬底，使得图案化的凹槽的顶部孔径大于所述图案化的凹槽的底部孔径，并且第一多个台阶结构和第二多个台阶结构分别形成在所述图案化的凹槽的相对边缘处。形成填充在所述图案化的凹槽中的多个电介质/牺牲层对，使得第一阶梯结构和第二阶梯结构分别形成在所述多个电介质/牺牲层对的相对边缘处。

在又一个示例中，公开了一种用于形成3D存储器件的阶梯结构的方法。在衬底上形成第一电介质层，并在所述第一电介质层上形成第一光刻胶层。通过修整所述第一光刻胶层和蚀刻所述第一电介质层的多个循环，将凹槽穿过所述第一电介质层图案化到所述衬底。形成填充在所述凹槽中的多个下部电介质/牺牲层对，使得下部电介质/牺牲层对的顶表面与所述第一电介质层的顶表面齐平，并且第一阶梯结构和第二阶梯结构分别形成在所述下部电介质/牺牲层对的相对边缘处。在所述第一电介质层和所述下部电介质/牺牲层对的顶表面上形成多个上部电介质/牺牲层对。在所述上部电介质/牺牲层对的顶表面上形成第二光刻胶层。通过修整所述第二光刻胶层和蚀刻所述上部电介质/牺牲层对的多个循环来图案化所述上部电介质/牺牲层对，使得第三阶梯结构和第四阶梯结构分别形成在所述上部电介质/牺牲层对的相对边缘处。

附图说明

并入本文中并且构成说明书的部分的附图示出了本公开的实施例，并且与说明书一起进一步用来对本公开的原理进行解释，并且使相关领域技术人员能够实施和使用本公开。

图1示出了根据一些实施例的具有用于双侧布线的阶梯结构的示例性3D存储器件的横截面。

图2示出了根据一些实施例的3D存储器件中的示例性存储堆叠层的平面图。