[发明专利]在三维存储器件中由保护性电介质层保护的半导体插塞及其形成方法

权利要求书

1.一种三维(3D)存储器件，包括：

衬底；

在所述衬底上的存储堆叠层，包括多个交错的导体层和电介质层；以及

存储器串，其垂直延伸穿过所述存储堆叠层，并包括：

在所述存储器串的下部的半导体插塞；

在所述半导体插塞上的保护性电介质层；以及

在所述保护性电介质层之上并沿着所述存储器串的侧壁的存储膜。

2.根据权利要求1所述的3D存储器件，其中所述保护性电介质层是所述半导体插塞的自然氧化层。

3.根据权利要求1或2所述的3D存储器件，其中所述半导体插塞是外延生长的硅插塞。

4.根据权利要求1-3中任一项所述的3D存储器件，其中所述保护性电介质层的厚度在约1nm和约5nm之间。

5.根据权利要求1-4中任一项所述的3D存储器件，其中所述保护性电介质层不沿着所述存储器串的侧壁设置。

6.根据权利要求1-5中任一项所述的3D存储器件，其中所述保护性电介质层邻接所述存储器串的侧壁。

7.根据权利要求1至6中任一项所述的3D存储器件，其中所述保护性电介质层包括开口。

8.根据权利要求7所述的3D存储器件，其中所述存储器串包括沿所述存储器串的侧壁的半导体沟道，所述半导体沟道延伸穿过所述开口以接触所述半导体插塞。

9.根据权利要求1-8中任一项所述的3D存储器件，其中所述存储膜包括阻挡层、存储层和隧穿层。

10.一种用于形成三维(3D)存储器件的方法，包括：

在衬底上形成第一电介质堆栈，所述第一电介质堆栈包括第一多个交错的牺牲层和电介质层；

形成垂直延伸穿过所述第一电介质堆栈的第一开口；

在所述第一开口的下部形成半导体插塞；

在所述半导体插塞上形成保护性电介质层；

在所述第一开口中在所述保护性电介质层上形成牺牲层；

在所述第一电介质堆栈上形成第二电介质堆栈，所述第二电介质堆栈包括第二多个交错的牺牲层和电介质层；

形成垂直延伸穿过所述第二电介质堆栈的第二开口，以暴露所述第一开口中的牺牲层；

去除所述第一开口中的牺牲层；

在所述保护性电介质层上并沿着所述第一开口和所述第二开口的侧壁形成存储膜；

穿过在所述第一开口的下部的所述存储膜和所述保护性电介质层形成第三开口；以及

在所述存储膜之上和所述第三开口中形成半导体沟道以接触所述半导体插塞。

11.根据权利要求10所述的方法，其中形成所述保护性电介质层包括形成所述半导体插塞的自然氧化层。

12.根据权利要求11所述的方法，其中所述自然氧化层通过热氧化形成。

13.根据权利要求11所述的方法，其中所述自然氧化层通过湿化学氧化形成。

14.根据权利要求10-13中任一项所述的方法，其中形成所述半导体插塞包括从所述衬底外延生长硅插塞。

15.根据权利要求10-14中任一项所述的方法，其中所述保护性电介质层的厚度在约1nm和约5nm之间。

16.根据权利要求10-15中任一项所述的方法，其中所述电介质层不沿着所述第一开口的侧壁形成。

17.根据权利要求10-16中任一项所述的方法，其中形成所述保护性电介质层以完全覆盖所述半导体插塞。