[发明专利]用于对提交队列和完成队列进行处理并做出仲裁的系统和方法

说明书

本发明公开了用于对提交队列和完成队列进行处理并做出仲裁的系统和方法。NVM Express(NVMe)实现配对的提交队列和完成队列机制，其中主机设备上的主机软件将命令放置到提交队列中。存储器设备通过各种阶段来处理命令，该各种阶段包括获取、处理、发布完成消息以及发送对主机的中断。存储器设备可基于所确定的命令的优先级来处理命令。例如，存储器设备可确定在获取命令之后执行阶段的优先级。作为另一示例，存储器设备可基于与命令相关联的优先级来执行内部命令选择。以这种方式，可基于存储器设备或主机设备的优先级需求来实行命令。

相关申请的引用

本申请要求2017年3月24日提交的美国申请15/468,620和2017年5月3日提交的美国申请15/585,717的优先权，这两个申请据此全文以引用方式并入本文。

背景技术

NVM Express(NVMe)是访问经由PCI Express(PCIe)总线附接的非易失性存储介质的标准。NVMe可与多种非易失性存储介质诸如固态驱动器(SSD)一起使用。NVMe的一个焦点涉及主机设备(其可访问和/或写入非易失性存储介质)与存储器设备(其包括非易失性存储介质)之间的I/O通信。在这一点上，NVMe实现配对的提交队列和完成队列机制，其中主机设备上的主机软件将命令放置到提交队列中。存储器设备控制器将完成放置到相关联的完成队列上。

附图说明

并入本说明书中并且构成本说明书的一部分的附图示出了本发明的各个方面，并与说明书一起用于解释其原理。在方便的情况下，相同的参考号将在整个附图中用来指代相同或相似的元件。

图1A是示例性非易失性存储器系统的框图。

图1B是包括多个非易失性存储器系统和主机的存储模块的框图。

图1C是分级存储系统的框图。

图2A是图1A的非易失性存储器系统的控制器的示例性部件的框图。

图2B是图1A的非易失性存储器系统的非易失性存储器管芯的示例性部件的框图。

图3是主机设备和NVMe控制器的框图，示出了主机设备和存储器设备请求和处理NVMe命令的序列。

图4是主机设备和存储器设备的其他示例性部件的框图。

图5是图4中所示的命令排队和命令调度器的框图。

图6是在从提交队列获取命令之后区分命令处理的优先级的第一示例的流程图。

图7是在从提交队列获取命令之后区分命令处理的优先级的第二示例的流程图。

图8是通过确定与多个PRP请求相关联的命令的优先级来处理多个PRP请求的流程图。

图9是通过确定与多个主机传输请求相关联的命令的优先级来处理多个主机传输请求的流程图。

图10是通过确定多个完成队列的优先级来管理多个完成队列的流程图。

图11是用于通过确定多个完成队列的优先级来确定与多个完成队列相关联的完成发布中的哪些完成发布发布到完成队列的流程图。

图12是用于确定不同操作阶段的命令之间的优先级的流程图。

图13是用于确定主机设备和存储器设备之间的通信接口的一条或多条路径中的通信的优先级的流程图。

具体实施方式

概述