[发明专利]隧穿式场效应晶体管三维NAND数据单元结构以及其形成方法

说明书

公开了一种三维存储器器件的结构与方法。在一个示例中，存储器器件包括穿过交替导体/电介质堆叠而设置的多个垂直存储器串。各存储器串包括复合电介质层与隧穿式场效应晶体管的半导体层。隧穿式场效应晶体管的半导体层包括N型半导体层与P型半导体层。

对相关申请的交叉引用

本申请要求享有于2017年8月31日递交的中国专利申请No.201710772503.4的优先权，上述申请的全部内容通过引用方式被并入本文。

技术领域

本公开内容的实施例涉及三维(3D)存储器器件以及制造方法。

背景技术

闪存器件(flash memory device)已经历了快速发展。闪存器件可在不供电的情况长时间储存数据，并可提供例如高集成水平、快速存取、易清除与重写等好处。为了再改良闪存器件的位密度与降低闪存器件的成本，已开发了三维(3D)NAND存储器器件来解决平面存储器单元的密度限制。

3D NAND存储器器件可包括存储器阵列与用以控制进出存储器阵列的信号的外围器件。3D NAND存储器器件包括设置在衬底之上的水平式字线的堆叠，并搭配在衬底中穿过并与字线交叉的垂直存储器串。各存储器串可包括垂直半导体通道、隧穿氧化层与电荷捕捉层，其中电荷捕捉层可从半导体通道或字线捕获电荷或去除捕获电荷。字线与存储器串的交叉点形成存储器单元。举例来说，32个字线与一个存储器串交叉而形成沿着存储器串串联的32个存储器单元。

各存储器单元通过施加偏压于交叉的字线来操作。在3D NAND存储器器件的操作期间，频繁地施加偏压至字线可能干扰电荷捕捉层所获的电荷。因此，存储器单元的阈值电压可能受到不期望的干扰，进而降低了3D NAND存储器器件的可靠度。

发明内容

本公开内容记载3D NAND存储器器件与制造方法的实施例。所公开的结构与方法提供了许多益处，此些益处包括但不限于，在3D NAND存储器器件的操作期间中减少存储器单元阈值电压的干扰。

在一些实施例中，一种3D NAND存储器器件包括具有交替导体/电介质堆叠的衬底，其中交替导体/电介质堆叠嵌入于多个3D NAND存储器串。3D NAND存储器串垂直延伸并垂直于衬底的上表面。交替导体/电介质堆叠中的各导体层可为3D NAND存储器器件的字线。字线与3D NAND存储器串的交叉点形成3D NAND存储器单元。

在一些实施例中，多个3D NAND存储器单元沿着3D NAND存储器串而形成。

在一些实施例中，3D NAND存储器串在衬底之上垂直延伸并穿过交替导体/电介质堆叠。

在一些实施例中，3D NAND存储器串包括内部半导体通道以及外部电介质堆叠层。

在一些实施例中，3D NAND存储器单元包括由多个电介质层所环绕的半导体通道。半导体通道实质上垂直于衬底的上表面地延伸。多个电介质层包括隧穿层、电荷捕捉层以及阻挡层。

在一些实施例中，3D NAND存储器单元包括半导体通道，其包括N型半导体层与P型半导体层。

在一些实施例中，3D NAND存储器单元包括由N型半导体层所环绕的环形P型半导体层，而N型半导体层由多个电介质层所环绕。

在一些实施例中，3D NAND存储器单元包括由N型半导体层所环绕的环形P型半导体层。N型半导体层由隧穿层所环绕。隧穿层由电荷捕捉层所环绕，且电荷捕捉层由阻挡层所环绕。阻挡层的表面与字线接触。

在一些实施例中，3D NAND存储器串包括在衬底上的垂直P型半导体层、环绕部分P型半导体层的垂直N型半导体层以及环绕N型半导体层的多个垂直电介质层。P型半导体层与衬底接触。N型半导体插塞设置在N型半导体层之上以形成位线的接触。