[发明专利]三维存储器件的存储单元结构

说明书

多个实施例公开了一种3D存储器件，包括基底；多个导体层，设置于该基底上；多个NAND串，设置于该基底上；以及多个缝隙结构，设置于该基底上。多个NAND串可垂直于该基底排列且以具有多个六角形的六角形晶格取向的方式排列。每个六角形包括三对的侧边，且第一对的侧边垂直于第一方向且平行于第二方向。该第二方向垂直于该第一方向。多个缝隙结构可沿该第一方向延伸。

技术领域

本公开涉及半导体技术领域，尤指一种形成三维(3D)存储器件的方法。

背景技术

快闪存储器件已经过快速开发。快闪存储器件可在无电力的状况下储存数据相当长的时间，且具有例如高度整合、快速存取、抹除简单以及重写等优点。

通过改进处理技术、电路设计、程序设计算法和制造处理，将平面存储单元缩放到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面处理和制造技术变得具有挑战性且成本高。结果，平面存储单元的储存密度接近上限。

由于整合程度上的优势以及储存要求的增加，开发了3D NAND存储器件来更进一步改善位密度以及减少快闪存储器件的成本。3D存储器件的构造可克服平面式存储单元中的密度限制。

由于半导体技术的优势，3D存储器件例如3D NAND存储器件持续扩展更多的氧化物/氮化物(oxide/nitride，ON)层以改善晶圆的区域利用度。在一些现有的3D NAND存储器件中，存储指包括以错列方式排列的多列沟道孔。要在提供均匀的沟道孔沉积以及减少蚀刻负载效应的状况下增加存储密度是很困难的。

发明内容

本文公开了3D存储器件的构造以及其制作方法的多个实施例。所公开的结构以及方法提供多个优势，其包括但并不限于对于该3D存储器件形成在其上的芯片达到增加存储密度、简化制作过程、改善蚀刻均匀性以及改善空间利用等优势。

公开一种3D存储器件，包括基底；多个导体层，设置于该基底上；多个NAND串，设置于该基底上；以及多个缝隙结构，设置于该基底上。在一些实施例中，所述NAND串垂直于该基底排列且以具有多个六角形的六角形晶格取向(lattice orientation)方式排列。每个六角形包括三对的侧边，其中第一对的侧边垂直于第一方向且平行于第二方向。该第二方向垂直于该第一方向。在一些实施例中，这些缝隙结构沿该第一方向延伸。

在一些实施例中，这些缝隙结构包括多个栅缝隙。在一些实施例中，所述栅缝隙平行于该六角形晶格的各六角形的第二对的侧边与第三对的侧边，而形成锯齿图案沿该第一方向延伸。

在一些实施例中，所述NAND串与每个导体层相交而形成多个交点，且所述交点形成六角形晶格。在一些实施例中，该缝隙结构平行于该六角形晶格的每个六角形的该第二对的侧边与该第三对的侧边，而形成锯齿图案沿该第一方向延伸。

在一些实施例中，这些缝隙结构还包括多个穿孔。

在一些实施例中，该导体层包括钨。

在一些实施例中，该3D存储器件还包括顶部选择栅极。在一些实施例中，该顶部选择栅极平行于所述缝隙结构而形成锯齿图案沿该第一方向延伸。

在一些实施例中，该3D存储器件还包括位于该基底上的3D存储驱动电路，用以向该3D存储器件提供电压源。

在一些实施例中，该3D存储器件还包括多个位线。在一些实施例中，所述位线相对于该第二方向形成30度角。

在一些实施例中，该3D存储器件还包括多个位线接触。在一些实施例中，两相邻的位线之间的间隔为D纳米，两相邻的位线接触之间的间隔大约为1.15*D纳米，且D纳米大约介于10纳米至60纳米之间。