[发明专利]单晶硅晶片的缺陷区域判定方法有效
| 申请号： | 201880005708.2 | 申请日： | 2018-02-01 |
| 公开（公告）号： | CN110121576B | 公开（公告）日： | 2020-11-10 |
| 发明（设计）人： | 齐藤久之 | 申请（专利权）人： | 信越半导体株式会社 |
| 主分类号： | H01L21/66 | 分类号： | H01L21/66;C30B29/06 |
| 代理公司： | 北京路浩知识产权代理有限公司 11002 | 代理人： | 张晶;刘言 |
| 地址： | 日本*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 单晶硅 晶片 缺陷 区域 判定 方法 | ||
本发明提供一种单晶硅晶片的缺陷区域判定方法，其判定单晶硅晶片的缺陷区域，其特征在于，不对所述单晶硅晶片进行热处理，利用LST按照大小测量所述单晶硅晶片表面的Void缺陷分布，并根据通过该测量获得的Void缺陷密度分布来判定缺陷区域。由此，提供一种单晶硅晶片的缺陷区域判定方法，其不依赖初始氧浓度，能够用容易的方法进行晶片的缺陷区域的判定。
技术领域
本发明涉及一种单晶硅晶片的缺陷区域判定方法。
背景技术
近年来，根据器件设计的要求，而要求晶片低氧化、低缺陷化，NPC(NearlyPerfect Crystal：近完美晶体)的需求较高。NPC被定义为不产生Void(空隙)缺陷和LEP(Large Etch Pit：大蚀坑)的区域，可分为Ni区域和Nv区域。Void缺陷是晶格点的Si原子丢失的被称为Vacancy(空孔)的点缺陷集聚而形成的。
在用切克劳斯基(Czochralski：CZ)法一边改变提拉速度一边提拉结晶的情况下，根据结晶提拉条件，缺陷分布从高速侧开始按照V-rich/OSF/Nv/Ni/I-rich的顺序排列。在此，V-rich区域(下面也称为V区域)是提拉条件在高速侧由于硅原子不足所产生的Void(空隙)较多的区域，I-rich区域(下面也称为I区域)是提拉条件在低速侧由于存在多余的硅原子即晶格间硅(Interstitial-Si)而产生的位错、多余的硅原子的块较多的区域。另外，OSF区域比V-rich区域更接近低速侧，是被称为OSF(氧化诱生层错、Oxidation InducedStacking Fault)的缺陷当在相对于结晶生长轴的垂直方向的剖面(晶片面内)观察时呈环状分布的区域。Ni区域和Nv区域如上所述。
在使用氧浓度比较高的单晶硅的情况下，如果总结OSF区域、Nv区域、Ni区域、以及I区域与As-Grown状态(提拉了单晶硅棒后，完全未进行热处理的状态)的单晶硅晶片以及热处理后的晶片的关系，则是如下述表1所示那样。
【表1】
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于信越半导体株式会社，未经信越半导体株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201880005708.2/2.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
