[发明专利]半导体装置及其工作方法、电子构件以及电子设备

说明书

高效地降低半导体装置的功耗。半导体装置包括电源管理装置、单元阵列以及用来驱动单元阵列的外围电路。单元阵列包括字线、位线对、存储单元、备份存储单元的数据的备份电路。行电路及列电路设置在能够进行电源门控的第一电源定域，单元阵列设置在能够进行电源门控的第二电源定域。作为存储装置的工作模式设定其功耗比待机模式低的多个低功耗模式。电源管理装置从多个低功耗模式选择一个而进行用来将存储装置转移到所选择的低功耗模式的控制。

技术领域

本申请的说明书、附图以及权利要求书(以下称为“本说明书等”)涉及一种半导体装置及其工作方法等。注意，本发明的一个方式不局限于所例示的技术领域。

在本说明书等中，半导体装置是指利用半导体特性的装置并是指包括半导体元件(晶体管、二极管、光电二极管等)的电路及包括该电路的装置等。另外，半导体装置是指能够利用半导体特性而发挥作用的所有装置。例如，作为半导体装置的例子，有集成电路、具备集成电路的芯片、封装中容纳有芯片的电子构件。另外，存储装置、显示装置、发光装置、照明装置、电子构件以及电子设备等有时本身是半导体装置，或者有时包括半导体装置。

背景技术

电子设备的低功耗化受到重视。因此，CPU等集成电路(IC)的低功耗化成为电路设计上的重要目的。IC的功耗大致可分为工作时的功耗(动态功率)及不工作时(待机时)的功耗(静态功率)这两种功耗。当为了实现高性能化而提高工作频率时，动态功率增大。静态功率的大部分是因晶体管的泄漏电流而被消耗的功率。作为泄漏电流，有亚阈值泄漏电流、栅极隧道泄漏电流、栅极诱导漏极泄漏(GIDL：Gate-induced drain leakage)电流、结隧穿泄漏电流。这些泄漏电流随着晶体管的微型化的进展而增大，因此，在使IC高性能化或高集成化时，功耗的增大会成为很大的屏障。

为了减少半导体装置的功耗，通过利用电源门控或时钟门控来停止不需要工作的电路。在电源门控中电源供应停止，由此有削减待机功率的效果。为了在CPU中进行电源门控，需要将寄存器或高速缓冲存储器的存储内容备份于非易失性存储器中。

已知其沟道形成区域由金属氧化物形成的晶体管(以下，有时称为“氧化物半导体晶体管”或“OS晶体管”)。已提出了一种通过利用OS晶体管的关态电流极小的特性，在停止电源时也能够保持数据的备份电路。例如，专利文献1、2及非专利文献1提出了具备使用OS晶体管的备份电路的SRAM(静态随机存取存储器)。

[先行技术文献]

[专利文献]

[专利文献1]日本专利申请公开第2015-195075号公报

[专利文献2]日本专利申请公开第2016-139450号公报

[非专利文献]

[非专利文献1]T.Ishizuetal.，”SRAMwithC-AxisAlignedCrystallineOxideSemiconductor：LeakagePowerReductionTechniqueforMicroprocessorCaches，”Int.MemoryWorkshop，2014，pp.106-103.

发明内容

发明所要解决的技术问题

本发明的一个方式的目的之一是提供一种能够进行电源门控的存储装置或者高效地降低存储装置的功耗。

多个目的的记载不互相妨碍彼此的存在。本发明的一个实施方式并不需要解决所有上述目的。上述列举的目的以外的目的是从本说明书等的记载自然得知的，而有可能成为本发明的一个方式的目的。

解决技术问题的手段