[发明专利]可变波阵面大小

说明书

公开了用于在处理器上处理可变波阵面大小的系统、设备和方法。在一个实施方案中，处理器包括至少调度器、高速缓存和多个执行单元。当在第一模式下操作时，所述处理器在继续到着色器程序的下一指令之前在波阵面的多个部分执行相同的指令。当在第二模式下操作时，所述处理器在波阵面的第一部分执行一组指令。在所述第二模式中，当所述处理器在所述波阵面的所述第一部分完成该组指令的执行时，所述处理器在所述波阵面的第二部分执行该组指令，依此类推，直到所述波阵面的所有部分都已经被处理。所述处理器基于一个或多个条件来确定所述操作模式。

背景技术

相关技术的描述

图形处理单元(GPU)是被配置为执行图形处理任务的复杂集成电路。例如，GPU可以执行最终用户应用程序(例如视频游戏应用程序)所需的图形处理任务。GPU也越来越多地用于执行与图形无关的其他任务。GPU可以是分立的装置，或者可以与另一处理器(例如中央处理单元(CPU))包括在同一装置中。

在许多应用中，诸如GPU中的图形处理，对一系列工作项(也可以称为线程)进行处理，以便输出最终结果。在许多现代并行处理器中，例如，单指令多数据(SIMD)核中的处理器同步地执行一组工作项。由单独的处理器处理的多个相同的同步工作项被称为波阵面或线程束(warp)。

在处理期间，一个或多个SIMD核同时执行多个波阵面。当波阵面中的所有工作项都完成处理时，波阵面的执行终止。每个波阵面都包括使用相同的指令集并行处理的多个工作项。在一些情况下，波阵面中的工作项数量与SIMD核的执行单元数量不匹配。在一个实施方案中，SIMD核的每个执行单元都是算术逻辑单元(ALU)。当波阵面中的工作项数量与SIMD核的执行单元数量不匹配时，确定如何调度指令以供执行可能具有挑战性。

附图说明

通过结合附图参考以下描述，可以更好地理解本文描述的方法和机制的优点，在这些附图中：

图1是计算系统的一个实施方案的框图。

图2是GPU的一个实施方案的框图。

图3是一组矢量通用寄存器(VGPR)的一个实施方案的框图。

图4示出了示例波阵面和示例指令序列的一个实施方案。

图5示出了处理器的第一操作模式的一个实施方案的图解。

图6示出了处理器的第二操作模式的一个实施方案的图解。

图7是示出用于在处理器上调度指令的方法的一个实施方案的概括流程图。

图8是示出用于确定在并行处理器中使用哪种操作模式的方法的一个实施方案的概括流程图。

图9是示出用于为并行处理器利用不同操作模式的方法的一个实施方案的概括流程图。

具体实施方式

在以下描述中，阐述了许多具体细节以提供对本文提出的方法和机制的透彻理解。然而，本领域的普通技术人员应该认识到，可以在没有这些具体细节的情况下实施各种实施方案。在一些情况下，未详细示出熟知的结构、部件、信号、计算机程序指令和技术以避免使本文描述的方法模糊。应当理解，为了说明的简单和清楚，图中所示的元件不一定按比例绘制。例如，一些元件的尺寸可能相对于其他元件被夸大。

公开了用于在处理器上处理可变波阵面大小的各种系统、设备、方法和计算机可读介质。当在第一模式下操作时，处理器在继续到着色器程序的下一指令之前在波阵面的多个部分执行相同的指令。当在第二模式下操作时，处理器在波阵面的第一部分执行一组指令。在第二模式中，当处理器在波阵面的第一部分完成该组指令的执行时，处理器在波阵面的第二部分执行该组指令，依此类推，直到波阵面的所有部分都已经被处理。然后，处理器继续执行着色器程序的后续指令。