[发明专利]碳化硅半导体装置

说明书

使得从相对于半导体衬底的表面的法线方向观察时小平面(F)不与沟槽栅构造的前端重叠。由此，用来形成沟槽栅构造的沟槽(6)的底面的深度变得均匀，能够以在底面没有凹凸的状态形成栅极绝缘膜(7)，所以能够使栅极绝缘膜(7)的膜厚成为一定。因而，能够将p型深层(5)及p型深层(30)形成到较深的位置，并且能够得到栅极绝缘膜(7)的耐压。

相关申请的相互参照

本申请基于2017年1月17日提出申请的日本专利申请第2017－6003号，在此参照引用其全部内容。

技术领域

本公开涉及具有深层(deep layer)的沟槽栅(trench-gate)构造的碳化硅(以下称作SiC)半导体装置。

背景技术

在能得到高的击穿电场强度的SiC半导体装置中，由于击穿电场强度较高所以发生高电场，在形成沟槽栅构造的元件的情况下，特别在栅极底部发生高电场。因此，向栅极氧化膜施加的电场变高，栅极氧化膜寿命下降。为了防止该情况，以往例如如专利文献1所示，采用了在形成沟槽栅的沟槽的附近形成作为电场缓和层的p型深层、能够将施加于沟槽栅的电场缓和的构造。

此外，在SiC半导体装置中，具备：形成有沟槽栅构造的元件的单元部；以及将单元部的周围包围的保护环部，在单元部与保护环部之间，设置有用来将它们之间相连的连结部。并且，在连结部中，在n型漂移层的表层部具备p型深层，从而在单元部内及连结部内不会电场集中，等电位线被从单元部朝向保护环部延伸，在保护环部中被截止。

在这样的SiC半导体装置中，作为p型深层的形成方法可以举出离子注入法，但由于SiC非常硬，离子注入的射程较短，所以难以使p型深层成为希望的深度。因此，以往还提出了以下的技术：在进行p型深层的离子注入之前，在p型深层的计划形成位置，通过将n型漂移层蚀刻而形成凹部，将p型杂质从那里向凹部的底面进行离子注入。如果这样做，则能够将p型深层形成得更深。

现有技术文献

专利文献

专利文献1：日本特开2011－101036号公报

发明内容

在SiC半导体装置中，也能够做成沿着沟槽栅构造的长边方向形成p型深层、在p型深层之间配置沟槽栅构造那样的构造。在这样的构造中，通过配置在沟槽栅构造的两侧的p型深层抑制向沟槽底部的电场的升高。因此，能够将沟槽底部的电场集中缓和，能够保护栅极绝缘膜。

但是，除此以外需要在沟槽栅构造的前端也能够抑制由电场的升高带来的影响。因此，可以考虑除了在沟槽栅构造的两侧配置p型深层以外，还以与沟槽栅构造的前端重叠的方式设置p型深层。如果这样以与沟槽栅构造的前端重叠的方式设置p型深层，则在沟槽栅构造的前端也能够抑制因电场的升高带来的影响，能够保护栅极绝缘膜。

但是，为了如上述那样将p型深层形成得更深，在通过在n型漂移层形成凹部后进行离子注入从而形成p型深层的情况下，可能发生以下这样的课题。

即，由于为了使p型深层更深而形成凹部，所以在n型漂移层及p型深层之上外延生长的p型基极区的表面不为平坦面。进而，在外延生长面，形成以凹部为起点的小平面(facet)。例如，作为SiC衬底(基板)而使用偏轴衬底(off substrate)，沿着偏轴衬底的偏轴方向(off direction)而设定沟槽栅构造的长边方向。在此情况下，为沟槽栅构造的一方的前端与小平面重合、另一方的前端与没有小平面处的由于凹部而造成的凹凸重合的状态。

因此，用来形成沟槽栅构造的沟槽的底面其深度成为不均匀，形成由于凹凸而产生的弯曲部。并且，在沟槽的弯曲部中栅极绝缘膜的膜厚变薄，发生不能得到栅极绝缘膜的耐压的问题。

本公开的目的是提供一种能够将深层形成到较深的位置、并且能够确保栅极绝缘膜的耐压的SiC半导体装置。