[发明专利]使用金属栅第一方法来构建三维非易失性存储器器件在审
| 申请号： | 201880007436.X | 申请日： | 2018-01-19 |
| 公开（公告）号： | CN110326110A | 公开（公告）日： | 2019-10-11 |
| 发明（设计）人： | 李卫民 | 申请（专利权）人： | 李卫民 |
| 主分类号： | H01L29/66 | 分类号： | H01L29/66;H01L29/792;H01L27/11556;H01L27/11582;H01L29/06 |
| 代理公司： | 深圳市中联专利代理有限公司 44274 | 代理人： | 王怡瑾 |
| 地址： | 美国康*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 水平层 堆叠 电荷存储层 垂直结构 阻挡电介质层 沟道电介质 三维 垂直沟道结构 栅电极层 导电线 交替的 绝缘线 绝缘层 非易失性存储器器件 金属氮化物层 金属形成 绝缘材料 金属栅 衬底 构建 半导体 穿过 制造 | ||
1.一种制造三维NAND的方法，包括：
在衬底上方形成第一材料和第二材料的交替层的堆叠，其中所述第一材料包括绝缘材料，并且其中所述第二材料包括导电材料；
通过水平层的堆叠形成垂直开口，从而暴露半导体衬底并在所述垂直开口的侧壁上暴露所述水平层的堆叠；
沿着所述垂直开口的所述侧壁形成阻挡电介质层；
在所述垂直开口中在所述阻挡电介质层上方形成电荷存储层；
在所述垂直开口中在所述电荷存储层上方形成沟道电介质层；
在所述垂直开口中在所述沟道电介质层上方形成半导体层；
在所述半导体层上方用绝缘材料填充所述垂直开口；
在所述堆叠的顶表面上创建字线掩蔽；
穿过所述堆叠蚀刻未掩蔽的区域以沿着所述字线形成沟槽；和
用所述绝缘材料填充所述沟槽。
2.根据权利要求1所述的方法，其中，所述半导体层包括多晶硅。
3.根据权利要求1所述的方法，其中，所述第一材料包括氧化硅。
4.根据权利要求1所述的方法，其中，所述电荷存储层包括氮化硅。
5.根据权利要求1所述的方法，其中，所述阻挡电介质层包括氧化铝。
6.根据权利要求1所述的方法，其中，所述沟道电介质层包括氧化硅。
7.根据权利要求1所述的方法，其中，所述第二材料选自由如下组成的组中：W、Mo、Ru、Ni、Al、Ti、Ta、它们的氮化物、及其组合。
8.根据权利要求7所述的方法，其中，所述第二材料包括W。
9.根据权利要求1所述的方法，其中，所述绝缘材料包括多晶硅。
10.根据权利要求1所述的方法，其中，所述第一材料或第二材料的层小于约80nm厚。
11.根据权利要求10所述的方法，其中，所述第一材料或第二材料的层小于约70nm厚。
12.根据权利要求11所述的方法，其中，所述第一材料或第二材料的层小于约60nm厚。
13.根据权利要求12所述的方法，其中，所述第一材料或第二材料的层小于约50nm厚。
14.根据权利要求1所述的方法，其中，在形成所述交替层的堆叠之后，所述堆叠的所述第二材料未被完全去除。
15.根据权利要求1所述的方法，其中，在形成所述交替层的堆叠之后，所述堆叠的所述第二材料未被完全替换。
16.根据权利要求1所述的方法，其中，所述堆叠的第二材料不是牺牲材料。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于李卫民，未经李卫民许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201880007436.X/1.html，转载请声明来源钻瓜专利网。
- 上一篇：功率半导体装置和用于制造功率半导体装置的方法
- 下一篇：铁电氧化物存储器器件
- 同类专利
- 专利分类
