[发明专利]存储器阵列页面表格寻选

说明书

本发明揭示一种实例存储器阵列页面表格寻选，其可包含使用经配置以存储页面表格的存储器单元阵列。所述页面表格寻选可包含使用经耦合到所述阵列的感测电路。所述页面表格寻选可包含使用经耦合到所述阵列的控制器。所述控制器可经配置以操作所述感测电路以通过存取所述存储器单元阵列中的所述页面表格而确定数据的一部分的物理地址。所述控制器可经配置以操作所述感测电路将数据的所述部分存储于缓冲器中。

技术领域

本发明大体上涉及半导体存储器及方法，且更特定来说，涉及与页面表格相关的设备及方法。

背景技术

存储器装置通常被提供为计算系统中的内部、半导体、集成电路。存在许多不同类型的存储器，其包含易失性存储器及非易失性存储器。易失性存储器可需要电力以维持其数据(例如，主机数据、错误数据等)且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、同步动态随机存取存储器(SDRAM)与可控硅随机存取存储器(TRAM)等等。非易失性存储器可通过在未供电时留存所存储数据而提供永久性数据且可包含NAND快闪存储器、NOR快闪存储器及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻性随机存取存储器(RRAM)及磁阻性随机存取存储器(MRAM)(例如自旋力矩转移随机存取存储器(STTRAM))等等。

计算系统通常包含数个处理资源(例如，一或多个处理器)，其可检索及执行指令且将所执行指令的结果存储到合适位置。处理资源可包括数个功能单元，例如算术逻辑单元(ALU)电路、浮点单元(FPU)电路及组合逻辑块，例如，所述功能单元可用于通过对数据(例如，一或多个操作数)执行例如与(AND)、或(OR)、非(NOT)、与非、或非及互斥或(XOR)逻辑运算及逆(例如，反转)逻辑运算而执行指令。例如，功能单元电路可用于经由数个逻辑运算对操作数执行例如加法、减法、乘法及除法的算术运算。

在将指令提供到功能单元电路以供执行中可涉及计算系统中的数个组件。例如，指令可由例如控制器及/或主机处理器的处理资源执行。数据(例如，将对其执行指令的操作数)可存储于可由功能单元电路存取的存储器阵列中。指令及数据可从存储器阵列检索且可在功能单元电路开始对数据执行指令之前定序及/或缓冲。此外，由于可通过功能单元电路在一个或多个时钟循环中执行不同类型的运算，所以也可定序及/或缓冲指令及数据的中间结果。

在许多例子中，处理资源(例如，处理器及/或相关联的功能单元电路)可使用虚拟地址来存取物理地址。可使用转译后备缓冲器(translation lookaside buffer；TLB)来将虚拟地址映射到物理地址。响应于TLB中不含虚拟地址映射，可执行页面表格寻选以便确定与虚拟地址相关联的物理地址。可由控制器起始及/或控制页面表格寻选，其中页面表格寻选的每一运算可包含控制器接收中间结果且发送针对页面表格寻选的下一运算的额外指令。在整个页面表格寻选过程中，页面表格寻选可消耗控制器的大量操作资源，例如电力。

附图说明

图1是根据本发明的实施例的呈包含存储器装置的计算系统的形式的设备的框图。

图2是说明根据本发明的实施例的存储器系统的示意图。

图3是说明根据本发明的实施例的页面表格寻址的示意图。

图4是说明根据本发明的实施例的页面表格寻选的实例的示意图。

图5是说明根据本发明的实施例的感测电路的示意图。

图6是说明根据本发明的实施例的具有可选逻辑运算选择逻辑的感测电路的示意图。

图7是说明根据本发明的实施例的由感测电路实施的可选逻辑运算结果的逻辑表。

图8说明根据本发明的实施例的与使用感测电路执行逻辑运算及移位运算相关联的时序图。

图9说明根据本发明的实施例的与使用感测电路执行逻辑运算及移位运算相关联的时序图。