[发明专利]碳化硅半导体装置及其制造方法、电力变换装置及其制造方法

说明书

漂移层(2)包含碳化硅，具有第1导电类型。沟槽底部保护层(7)设置于栅沟槽(6)的底部，具有第2导电类型。耗尽化抑制层(8)设置于栅沟槽(6)的侧面与漂移层(2)之间，从主体区域(5)的下部延伸至比栅沟槽(6)的底部深的位置，具有第1导电类型，具有比漂移层(2)具有的第1导电类型的杂质浓度高的第1导电类型的杂质浓度。耗尽化抑制层(8)具有的第1导电类型的杂质浓度随着远离栅沟槽(6)的侧面而降低。

技术领域

本发明涉及碳化硅半导体装置、电力变换装置、碳化硅半导体装置的制造方法以及电力变换装置的制造方法，特别涉及具有沟槽栅的碳化硅半导体装置、具有碳化硅半导体装置的电力变换装置、具有沟槽栅的碳化硅半导体装置的制造方法以及具有碳化硅半导体装置的电力变换装置的制造方法。

背景技术

在功率电子设备中，作为控制向马达等负载的电力供给的开关元件，广泛使用IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)以及MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor，金属氧化物半导体场效应晶体管)。作为电力用半导体装置的MOSFET中，特别广泛使用纵型MOSFET。在纵型MOSFET之一中，有沟槽栅型MOSFET。沟槽栅型MOSFET将形成于半导体晶片表面的沟槽的侧面用作沟道。由此，能够提高沟道宽度密度，所以能够提高器件的性能。

作为如上述的电力用半导体装置的半导体材料，近年来，开始适用作为宽带隙半导体的碳化硅(SiC)。碳化硅具有高的绝缘破坏电场，所以能够提高半导体装置的耐压。因此，能够将半导体装置适用于使用更高电压的用途。但是，在该情况下，在作为开关元件的半导体装置成为断开状态时，对半导体装置施加高的电压。其结果，即使由能够耐住高电场的碳化硅构成的半导体区域不至于破坏，也由于被施加高电场而栅绝缘膜破坏的可能性变高。特别在沟槽栅型中，半导体层的上表面与基板之间的距离在沟槽的底部变近。进而，沟槽的底部的端具有角形状，所以电场易于集中。由于以上，担心沟槽的底部上的栅绝缘膜的可靠性的恶化。

为了缓和对沟槽的底部施加的电场，如国际公开第2012/077617号(专利文献1)公开，提出了以覆盖沟槽的底部的方式形成具有与漂移层具有的导电类型相逆的导电类型的杂质层的构造。具体而言，在n型漂移层设置沟槽栅构造，在该构造的底面形成p型的保护层。该保护层从对漏电极与源电极之间施加高偏压时的电场保护沟槽的底部。由此，能够将施加到形成于沟槽的底部附近的栅绝缘膜的电场强度保持得低。

通过这样利用保护层保护沟槽底部，能够提高可靠性。另一方面，在该情况下，在相邻的沟槽之间，起因于从p型保护层以及p型基区域延伸的耗尽层，形成JFET(JunctionFET)区域。在MOSFET的导通时，漏电流在被这些p型区域夹着的JFET区域中流过。在非导通，耗尽层从这些p型区域大幅延伸，但即使在导通时，耗尽层也从保护层向漂移层内扩展某种程度。其结果，导通时的电流路径变窄。换言之，产生JFET电阻。由此，半导体装置的导通电阻增大。

因此，如日本特开2015-072999号公报(专利文献2)公开的那样，提出了在n型的漂移层之上形成有具有比漂移层具有的杂质浓度高的杂质浓度的n型的电流分散层的构造。通过形成电流分散层，能够抑制耗尽层从保护层的延伸。因此，电流路径扩展。其结果，能够降低JFET电阻。另一方面，通过设置具有高的杂质浓度的电流分散层，电场强度进一步变高。担心起因于此而耐压降低。例如，担心起因于在断开时施加到栅绝缘膜的电场强度提高的、栅绝缘膜的破坏。如上述日本特开2015-072999号公报公开的那样，为了更可靠地防止耐压的降低，有在沟槽之间形成p型层的方法。在该情况下，除了沟槽的底部的p型保护层以外，耗尽层也从沟槽之间的p型层延伸。由此，能够在平面上进一步支撑断开时的电场。因此，能够更可靠地防止耐压的降低。

然而，从沟槽之间的p型层延伸的耗尽层在MOSFET的导通时也造成影响。具体而言，由于JFET区域的面积增加，电流路径的狭窄进一步变大。其结果，未充分地得到n型电流分散层所起到的导通电阻降低的效果。