[发明专利]半导体存储装置

权利要求书

1.一种半导体存储装置，具备：

第1衬底；

第1元件层，设置在所述第1衬底的上表面上；

第2衬底；及

第2元件层，设置在所述第2衬底的上表面上；且

所述第1衬底包含第1通孔，

所述第1元件层包含与所述第1通孔电连接且设置在所述第1元件层的上表面上的第1焊垫，

所述第2衬底包含第2通孔，

所述第2元件层包含与所述第2通孔电连接且设置在所述第2元件层的上表面上的第2焊垫，

所述第2元件层的上表面对向地设置在所述第1元件层的上表面上，

所述第1焊垫及所述第2焊垫相对于所述第1元件层及所述第2元件层相对向的面而对称地设置，且相互电连接。

2.根据权利要求1所述的半导体存储装置，其中所述1元件层还包含第1逻辑电路，该第1逻辑电路包含电连接于所述第1通孔的输入端、及电连接于所述第1焊垫的输出端，

所述2元件层还包含第2逻辑电路，该第2逻辑电路包含电连接于所述第2焊垫的输入端、及电连接于所述第2通孔的输出端。

3.根据权利要求1所述的半导体存储装置，其中所述1元件层还包含第1逻辑电路，该第1逻辑电路包含电连接于所述第1焊垫的输入端、及电连接于所述第1通孔的输出端，

所述2元件层还包含第2逻辑电路，该第2逻辑电路包含电连接于所述第2通孔的输入端、及电连接于所述第2焊垫的输出端。

4.根据权利要求2或3所述的半导体存储装置，其中所述第1逻辑电路及所述第2逻辑电路是相对于所述第1元件层及所述第2元件层相对向的面而对称地设置。

5.根据权利要求2或3所述的半导体存储装置，其中所述第1逻辑电路及所述第2逻辑电路是相对于所述第1元件层及所述第2元件层相对向的面而非对称地设置。

6.根据权利要求5所述的半导体存储装置，其中所述第1元件层及所述第2元件层是由相同的布局图案而设置。

7.根据权利要求5所述的半导体存储装置，其中所述第1元件层及所述第2元件层是由不同的布局图案而设置。

8.根据权利要求1所述的半导体存储装置，其中所述第1元件层及所述第2元件层各个包含在彼此不同的核心芯片内。

9.根据权利要求1所述的半导体存储装置，其中所述第1元件层及所述第2元件层包含在同一核心芯片内。

10.根据权利要求1所述的半导体存储装置，还具备第3衬底、及设置在所述第3衬底的上表面上的第3元件层，

所述第3衬底包含第3通孔，

所述第3元件层包含与所述第3通孔电连接且设置在所述第3元件层的上表面上的第3焊垫，

所述第3衬底的下表面对向地设置在所述第2衬底的下表面上，

所述第2通孔及所述第3通孔是相对于所述第2衬底及所述第3衬底相对向的面而对称地设置，且相互电连接。

11.根据权利要求10所述的半导体存储装置，其中所述第2焊垫及所述第3焊垫是相对于所述第2衬底及所述第3衬底相对向的面而对称地设置。

12.根据权利要求11所述的半导体存储装置，还具备第4衬底、及设置在所述第4衬底的上表面上的第4元件层，

所述第4衬底包含第4通孔，

所述第4元件层包含设置在上表面上且与所述第4通孔电连接的第4焊垫，

所述第4元件层对向地设置在所述第3元件层的上表面上，

所述第3通孔及所述第4通孔是相对于所述第3元件层及所述第4元件层相对向的面而对称地设置，且相互电连接。

13.根据权利要求12所述的半导体存储装置，其中所述第1焊垫及所述第4焊垫是相对于所述第2衬底及所述第3衬底相对向的面而对称地设置。