[发明专利]用于放大器阵列的电阻性内插

权利要求书

1.一种包含电阻性内插器的电路，其包括：

输入端子，其用于接收输入值；

放大器阵列，其包含：

具有M个放大器的放大器级，其中M≥2，每个放大器耦合到所述输入端子以接收所述输入值；以及

电阻器内插器，其被配置成提供内插阶数N，其中N≥2，并且包含：

输入行和至少第二行，每行包括在节点处串联连接的多个内插电阻器，

所述输入行包含连接到相应放大器的M个驱动节点、以及在每个相邻的驱动节点中间的N-1个内插节点，并且

所述输入行并联连接到所述第二行，其中第一行的所述内插节点中的至少一些连接到所述第二行的对应的内插节点；

所述电阻器内插器包含至少一个多行内插单元，所述多行内插单元包括：

在所述输入行中，连接到第一内插电阻器和第二内插电阻器的驱动节点，所述第一内插电阻器和所述第二内插电阻器连接在所述驱动节点和相应的相邻的第一内插节点和第二内插节点之间；

在所述第二行中，连接在相应的第三内插节点和第四内插节点与中间第五内插节点之间的第三内插电阻器和第四内插电阻器；以及

分别连接到所述第二行的所述第三内插节点和所述第四内插节点的所述输入行的所述第一内插节点和所述第二内插节点。

2.如权利要求1所述的电路，其中所述输入行包括M个内插单元，每个内插单元包含所述M个驱动节点中的相应一个，使得所述第二行包含零个驱动节点。

3.如权利要求1所述的电路，其中所述输入行和所述第二行被配置为开环内插，其中所述输入行和所述第二行中的每个包含在((M-1)xN)+1个节点处串联连接的(M-1)xN个内插电阻器。

4.如权利要求1所述的电路，其中所述输入行和所述第二行被配置为闭环内插，其中所述输入行和所述第二行中的每个包含在M×N个节点处串联连接的M×N个内插电阻器。

5.如权利要求1所述的电路，其中所述内插电阻器不都具有相同的电阻值。

6.如权利要求1所述的电路，其中所述输入值是差分输入值，所述内插电阻器是差分内插电阻器，并且所述放大器级是具有M个差分放大器或2xM个单端放大器的差分放大器级。

7.如权利要求1所述的电路，还包括多个级联内插级：

每个内插级包括所述放大器阵列和所述电阻器内插器；

除了最后一个内插级之外的每个内插级具有其输出节点，所述输出节点作为输入耦合到下一个内插级的相应放大器。

8.如权利要求1所述的电路，其中放大器的数量M大于驱动节点的数量，并且放大器输出中的至少一些连接到具有折叠因子的相应的驱动节点，以将多个放大器耦合到所述驱动节点。

9.如权利要求1所述的电路，其中所述电路是模数转换器即ADC。

10.如权利要求9所述的电路，其中所述ADC包含至少一个放大器阵列，所述至少一个放大器阵列是折叠放大器阵列，其中放大器的数量M大于驱动节点的数量，并且所述放大器输出中的至少一些连接到具有折叠因子的相应的驱动节点，以将多个放大器耦合到所述驱动节点。

11.如权利要求10所述的电路，其中：

所述放大器阵列被配置为折叠因子为3；并且

所述电阻器内插器被配置为内插阶数为3。