[发明专利]碳化硅超结功率半导体器件及用于制造该器件的方法

说明书

功率半导体器件包括具有第一主侧表面（3）和第二主侧表面（4）的半导体晶片（101）。半导体晶片（101）包含具有第一传导性类型的第一半导体层（2）和多个柱状或板状的第一半导体区域（5），所述多个柱状或板状的第一半导体区域在与第一主侧表面（3）和第二主侧表面（4）垂直的垂直方向上在第一主侧表面（3）和第二主侧表面（4）之间的第一半导体层（2）中延伸。第一半导体区域（5）具有不同于第一传导性类型的第二传导性类型。其中，第一半导体层（2）是六方碳化硅的层。第一半导体区域（5）是3C多型碳化硅的区域。

技术领域

本发明涉及基于碳化硅(SiC)的超结(SJ)功率半导体器件，示例性地涉及基于SiC垂直的SJ功率半导体器件，以及涉及用于制造该器件的方法。

背景技术

功率半导体器件被用作通过各种电子系统来控制电流的开关。它们能通过三个主要参数表征，所述三个主要参数尤其定义了此类功率半导体器件的应用范围：接通状态电阻R_接通，所述接通状态电阻是接通状态下的器件的等效欧姆电阻；切换时间，需要所述切换时间从接通状态切换到断开状态，并且反之亦然；以及击穿电压，所述击穿电压是器件可在断开状态下承受的最大电压。在垂直的功率半导体器件中，电流在接通状态下在垂直方向上从半导体晶片的第一主侧流到半导体晶片的第二主侧，而在断开状态下只有可忽略的电流流过器件。厚并且相对轻地掺杂的漂移层被用于通过降低阻挡结(blocking junction)的空间电荷区域中的电场来提高击穿电压。然而，另一方面采用具有大厚度并且轻掺杂的漂移层与接通状态电阻的恶化一同到来。随着提高击穿电压的接通状态电阻R_接通的极大提高是针对功率半导体器件的主要限制。超结(SJ)技术允许移动限制并且降低针对给定击穿电压的接通状态电压。在基于硅的功率半导体器件中，SJ功率半导体器件广泛用于高功率和高电压应用。SJ功率半导体器件包含SJ漂移层结构，所述SJ漂移层结构通过使被称为p型柱和n型柱的掺杂区域的垂直的p和n交替来表征。

当与通常使用的硅(Si)相比时，碳化硅(SiC)为高电压功率半导体提供了多个有吸引力的特性。示例性地，SiC的高得多的击穿场强和热传导性允许创建远胜过相应的Si器件的器件，并且能够达到否则难以达到的效率水平。然而，当将这种技术应用于基于SiC的SJ功率半导体器件的制造时，用于基于Si制造SJ功率半导体器件的技术已经证明形成重大挑战。特别地，在像在SJ漂移层结构的制造中那样要求深区域的掺杂时，与Si相比在SiC中利用离子注入可实现的相对低的最大深度和在SiC中掺杂剂的相对低的扩散常数会导致困难。

在由R.Kosugi等人所著的出版物“First experimental demonstration of SiCsuper-junction(SJ)structure by multi-epitaxial growth method”，第26届国际功率半导体器件与集成电路研讨会论文集，2014年6月15-19，Waikoloa，Hawai，第346到349页中，描述了用于通过多个外延和注入步骤制造基于4H-SiC的SJ漂移层结构的方法。然而，该方法在时间和成本方面是低效率的，特别是对于要求厚SJ漂移层结构的高电压应用来说。制造8kV基于SiC的SJ功率半导体器件将要求分别地重复外延和注入步骤20次。

从由X.Zhong等人作著的出版物“Design and Experimental Demonstration of1.35kV SiC Super Junction Schottky Diode”，2016年第28届国际功率半导体器件与集成电路研讨会论文集(ISPSD)，2016年6月12-16，捷克共和国，第231到234页，得知了基于SiC的SJ结势垒肖特基(JBS)二极管，其包括通过在12μm厚的外延层中的6μm深沟槽的侧壁的倾斜离子注入并且随后用二氧化硅(SiO2)再填充沟槽来制造的SJ漂移层结构。利用所描述的方法，会难以实现掺杂控制和精确的电荷平衡。