[发明专利]半导体集成电路装置

说明书

一种配置有IO单元的半导体集成电路装置，能够利用多层布线来抑制电源电压下降。形成于多个布线层的电源布线(41a、41b、41c)沿与IO单元(10)的排列方向相同的X方向延伸。在电源IO单元(21)的区域，在未形成有电源布线(41b)的布线层，配置有沿Y方向延伸的电源布线(51)，并且，在X方向上的两端且在Y方向上与形成于信号IO单元(11)的区域的电源布线(41b)相同的位置，配置有布线片(61a、61b)。

技术领域

本公开涉及一种设置有输入输出单元(IO单元)的半导体集成电路装置，上述输入输出单元(IO单元)涉及与外部之间的接口。

背景技术

在半导体集成电路中，因伴随着微细化的低电压化，对抑制电路内的电源电压下降的要求进一步变得严苛。另一方面，在半导体集成电路中，因高集成化引起的耗电量的增加、布线的高电阻化也日益加重。因此，越来越难以为了抑制电源电压下降而以更低的电阻将从外部供给的电源供给至内部电路。

专利文献1中，公开了以下技术：在配置于IO区域的填充单元(filler cell)中，通过将IO单元内的环形电源布线与半导体芯片内部的电源布线连接，来抑制电源电压下降。

专利文献1：日本公开专利公报特开2009-26868号

发明内容

-发明要解决的技术问题-

现今，在半导体集成电路中，微细化的进展以及布线层的多层化得到了不断的发展。然而，专利文献1中，未对有效地利用多层布线来抑制电源电压下降的技术进行任何研究。

本公开的目的在于：对于配置有IO单元的半导体集成电路装置，提供能够利用多层布线来抑制电源电压下降的结构。

-用以解决技术问题的技术方案-

在本公开的一个发明中，一种半导体集成电路装置，其特征在于：包括IO单元列和第一电源布线，所述IO单元列由在第一方向上排列配置的多个IO单元构成，所述第一电源布线在所述IO单元列的区域，以沿所述第一方向延伸的方式形成于多个布线层，并供给第一电源电压，多个所述IO单元包括进行信号的输入、输出或者输入输出的信号IO单元和进行第二电源电压的供给的电源IO单元，在多个所述布线层中的一个即第一层中，所述第一电源布线形成于所述信号IO单元的区域，而所述第一电源布线未形成于所述电源IO单元的区域，在所述电源IO单元的区域的所述第一层，以沿与所述第一方向垂直的第二方向延伸的方式配置有供给所述第二电源电压的第二电源布线，并且，在所述第一方向上的两端且所述第二方向上的与形成于所述信号IO单元的区域的所述第一电源布线相同的位置，配置有布线片。

根据该发明，供给第一电源电压的第一电源布线在IO单元列的区域沿着与IO单元的排列方向相同的第一方向延伸。该第一电源布线形成于多个布线层。由此，能够减小电源布线的电阻，能够抑制电源电压下降。此外，在电源IO单元的区域，在没有形成第一电源布线的布线层即第一层中，配置有沿与第一方向垂直的第二方向延伸并供给第二电源电压的第二电源布线。由此，能够进行从外部连接焊盘向核心(core)区域的电源供给，因此能够抑制电源电压下降。进而，在电源IO单元的区域的第一层，在第一方向上的两端且在第二方向上的与形成于信号IO单元的区域的第一电源布线相同的位置，配置有布线片。由此，能够防止在电源IO单元彼此之间产生布线的设计规则错误。

-发明的效果-

根据本公开的半导体集成电路装置，能够利用多层布线来抑制电源电压下降。并且，能够防止产生布线的设计规则错误。

附图说明

图1是示意性地示出实施方式的半导体集成电路装置的整体结构的俯视图。

图2是表示第一实施方式中的IO区域的结构例的俯视图。

图3的(a)～(c)是按照各个布线层来表示图2的结构例的俯视图。