[发明专利]用于集成电路的设备、系统和方法有效
申请号: | 201880016431.3 | 申请日: | 2018-03-07 |
公开(公告)号: | CN110392838B | 公开(公告)日: | 2022-02-18 |
发明(设计)人: | R·西塔;M·G·凯恩 | 申请(专利权)人: | 斯坦福国际研究院 |
主分类号: | G01R31/317 | 分类号: | G01R31/317 |
代理公司: | 北京纪凯知识产权代理有限公司 11245 | 代理人: | 魏利娜 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 集成电路 设备 系统 方法 | ||
1.一种制造集成电路的方法,包括:
创建具有多个管芯的晶片,其中每个管芯包含其自己的需要验证其完整性的集成电路;
制造测试电路系统,所述测试电路系统包括位于所述晶片的一个或多个管芯之间的边缘中的测试访问端口电路即TAP电路的一个或多个实例,其中两个或更多个管芯连接到每个TAP电路,其中每个TAP电路至少进一步包含状态机和计数器,以使每个连接管芯的嵌入式存储器中的编程信息个性化;以及
在所述晶片上制造所述晶片上每组管芯的第一行测试焊盘和电源焊盘,其中所述第一行测试焊盘和电源焊盘在该组中的所有所述管芯之间电连接和共享,其中多个测试焊盘和多个电源焊盘连接到所述TAP电路的多个实例,以便供应操作功率与测试和/或编程数据,以验证该组管芯中的每个管芯的完整性。
2.根据权利要求1所述的方法,进一步包括:
将所述管芯切单以创建所述集成电路的每个实例,并且在所述切单过程期间,位于所述管芯之间的所述边缘中的TAP电路的所述多个实例被破坏。
3.根据权利要求1所述的方法,进一步包括:
其中每个TAP电路具有可扩展控制器以与两个或更多个管芯接合;每个TAP电路还包括用于访问经历扫描测试的连接管芯的电路系统的逻辑,其中外部测试仪经由所述晶片上的每组管芯的所述第一行测试焊盘和电源焊盘访问所述TAP电路,其中所述TAP电路还包括用于为所述连接管芯的所述嵌入式存储器对信息进行访问和编程的逻辑;并且其中所述TAP电路还包括模式电路系统,用于配置所述TAP电路中的路由路径和组件,以供应所述扫描测试数据并收集所得的扫描测试数据,以及配置所述TAP电路中的路由路径和组件,以便为连接到所述TAP电路的每个单独管芯对信息进行编程。
4.根据权利要求3所述的方法,其中所述嵌入式存储器是嵌入式只读存储器,其中所述编程信息是安全内容的一次性编程信息,其被编程到连接管芯的所述嵌入式只读存储器中,并且其中连接到该TAP电路的第一管芯的所述嵌入式只读存储器中的编程安全内容在安全内容方面与编程到连接到该TAP电路的第二管芯的所述嵌入式只读存储器中的安全内容不同。
5.根据权利要求1所述的方法,其中所述第一行测试焊盘和电源焊盘在地理上位于所述组中的所述管芯外部的所述晶片上,并且在切单过程之后,不再连接到所述管芯。
6.根据权利要求1所述的方法,其中TAP电路的所述多个实例串联连接在所述组内,其中TAP电路的实例的串行链中的第一个和最后一个TAP电路连接到用于该组管芯的所述第一行测试焊盘和电源焊盘,其中外部测试仪供应数据并进行到管芯的连接,其中整个管芯组由该外部测试仪以基本上相同的数据集和连接进行测试,就像该外部测试仪正在测试单个管芯一样。
7.根据权利要求1所述的方法,其中所述TAP电路的所述实例包含用于扫描数据测试和在每个连接管芯上的存储器中执行编程值的电路系统,以及包含用于在扫描数据测试和执行编程值之间切换模式的电路系统。
8.根据权利要求1所述的方法,其中由在所述晶片上制造的管芯产生的第一集成电路是具有射频识别组件和用于认证的电路系统的专用集成电路即ASIC,并且其中所述ASIC在其存储器中包含密码,因为制造的ASIC在切单过程之后,在切单的ASIC上在地理上没有测试焊盘和电源焊盘用于与外部测试仪的导线连接。
9.根据权利要求1所述的方法,进一步包括:
在管芯列之间实例化两个或更多个并行数据总线以路由从所述TAP电路移出的数据,其中所述TAP电路的所述实例在扫描链中连接并且被配置为将测试数据发送到它们的相邻管芯。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于斯坦福国际研究院,未经斯坦福国际研究院许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880016431.3/1.html,转载请声明来源钻瓜专利网。