[发明专利]用于针对低密度奇偶校验（LDPC）码进行快速分层解码的系统和方法

说明书

根据某些实施例，提供一种用于针对具有至少包括第一层和第二层的奇偶校验矩阵(PCM)的低密度奇偶校验(LDPC)码进行快速分层解码的方法。该方法包括从存储器读取变量节点(VN)软信息，其中VN软信息与从VN到PCM的第二层的校验节点(CN)的消息相关联。根据PCM的第二层的CN演算新的CN到VN消息。针对VN演算新的VN软信息。基于VN软信息以及从第一层的CN到VN的新的CN到VN消息和从第一层的CN到VN的旧的CN到VN消息来演算新的VN软信息，使得新的VN软信息的更新被延迟至少一个层。快速分层解码比标准分层解码技术具有更低的解码等待时间并且更高效地利用解码硬件。这可通过使存储器存取和处理硬件单元同时保持活动以便避免过多的解码等待时间来实现。更具体来说，某些实施例可同时实行存储器存取和计算过程，而无需任何努力来使行层彼此相互正交。另一个技术优点可以是，提出的解码算法调整LLR以便部分地解决由于非正交行引起的从分层解码的偏离。

技术领域

一般来说，本公开涉及通信并且，更特定地，涉及用于针对低密度奇偶校验(LDPC)码进行快速分层解码的系统和方法。

背景技术

低密度奇偶校验(LDPC)码通过奇偶校验矩阵(PCM)来容易地描述，其中行和列分别对应于校验节点(CN)和变量节点(VN)。图1示出PCM和对应的二部图。如所描绘，PCM中的每个边(edge) 对应于CN和VN之间的边。

PCM可映射到由CN和VN组成的二部图，其中PCM的行和列分别对应于校验节点和变量节点。PCM中的每个非零条目对应于校验节点和变量节点之间的边。每个VN对应于LDPC码的码字中的编码位。下文中的描述集中在二进制LDPC码上，其中PCM的条目为1 或0，但是也可容易地改变成考虑非二进制LDPC码。

LDPC码的重要类别是准循环(QC)LDPC码。QC-LDPC码的 PCM H的大小为M×N，并且可由大小为m_b＝M/Z和n_b＝N/Z的基础矩阵H_base和提升因子Z来表示。H_base的每个条目包含数字-1或介于0和Z-1之间的一个或多个数字。例如，分别令i和j为介于0和(m/Z-1) 之间以及0和(n/Z-1)之间的整数，然后通过H_base的行i和列j中的条目以如下方式来确定由行Z*i至Z*(i+1)-1和列Z*j至Z*(j+1)-1中的条目形成的子矩阵：

·如果H_base(i,j)＝-1，那么扩充的二进制矩阵H中的子矩阵等于Z×Z零矩阵。

·如果H_base(i,j)包含一个或多个介于0和Z-1之间的整数k₁, k₂,…,k_d，那么扩充的二进制矩阵H中的子矩阵等于移位的单位矩阵之和P_k₁+P_k₂+…+P_k_d，其中通过将这些列向右循环移位k次来从Z×Z单位矩阵获得每个Z×Z子矩阵P_k。

以上结构通过将PCM划分成不同区块(block)而使得LDPC编码和解码实现更简单，因为可并行处理Z个行，这也减少编码/解码等待时间。我们注意到，由Z个行组成的层的处理没有那么复杂，因为它可通过移位寄存器来实现。

图2示出IEEE 802.16e中的准循环LDPC码的基础矩阵H_base 之一的实践示例。该示例针对R＝¹/₂、Z＝96以及信息块长度k＝1152。注意，PCM中的每个区块的尺寸为96×96，并且每个层的尺寸为 96×2304。