[发明专利]用于提供冗余错误校正的存储器中的错误校正码(ECC)操作在审
申请号: | 201880018662.8 | 申请日: | 2018-03-12 |
公开(公告)号: | CN110462593A | 公开(公告)日: | 2019-11-15 |
发明(设计)人: | 帕特里克·R·哈亚特;S·帕塔萨拉蒂;穆斯塔法·N·凯纳克 | 申请(专利权)人: | 美光科技公司 |
主分类号: | G06F11/10 | 分类号: | G06F11/10 |
代理公司: | 11287 北京律盟知识产权代理有限责任公司 | 代理人: | 王龙<国际申请>=PCT/US2018/ |
地址: | 美国爱*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 奇偶校验数据 错误校正码 编码数据 相交点 码字 行码 | ||
本发明提供用于执行错误校正码ECC操作的设备及方法。一种实例方法可包含:通过包含用于若干交叉位的奇偶校验数据来编码数据,其中所述若干交叉位是定位于列码字及行码字的相交点处的位。
技术领域
本发明大体上涉及存储器装置,且更特定来说,本发明涉及用于提供冗余错误校正的错误校正操作的设备及方法。
背景技术
通常将存储器装置提供为计算机或其它电子装置中的内部半导体集成电路。存在包含易失性存储器及非易失性存储器的许多不同类型的存储器。易失性存储器需要电力来维持其数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等等。非易失性存储器可通过在不被供电时留存存储数据来提供持久性数据且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器(例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM))等等。
可将存储器装置组合在一起以形成例如固态驱动器(SSD)的存储器系统的存储容量。固态驱动器可包含非易失性存储器(例如NAND快闪存储器及NOR快闪存储器)及/或可包含易失性存储器(例如DRAM及SRAM)以及各种其它类型的非易失性及易失性存储器。
可使用SSD来替换硬盘驱动器作为计算机的主存储容量,这是因为固态驱动器可在性能、大小、重量、耐用性、操作温度范围及电力消耗方面优于硬盘驱动器。例如,SSD可归因于其缺乏移动部件而具有比磁盘驱动器优异的性能,其可避免与磁盘驱动器相关联的搜索时间、延时及其它机电延迟。
存储器还用作各种电子应用的易失性及非易失性数据存储装置。非易失性存储器可用于(例如)个人计算机、便携式记忆棒、数码相机、蜂窝电话、便携式音乐播放器(例如MP3播放器)、电影播放器及其它电子装置。存储器单元可布置成阵列,其中阵列用于存储器装置中。
附图说明
图1是根据本发明的若干实施例的呈包含存储器系统的计算系统的形式的设备的框图。
图2是包括可根据本发明的若干实施例操作的存储器单元阵列的存储器的一部分的示意图。
图3是根据本发明的若干实施例的存储器中的编码数据的框图。
图4是根据本发明的若干实施例的写入路径的框图。
图5是根据本发明的若干实施例的写入到存储器的编码数据的框图。
图6说明根据本发明的若干实施例的用于错误校正码(ECC)操作的流程图。
具体实施方式
提供用于执行错误校正码(ECC)操作的设备及方法。一种实例方法可包含:通过包含用于若干交叉位的奇偶校验数据来编码数据,其中所述若干交叉位是定位于列码字及行码字的相交点处的位。
可使用第一码(例如外码)及第二码(例如内码)来编码数据。第一码可为BCH码,且第二码可为按块串接积码。此外,可在编码数据时包含用于定位于列码字及行码字的相交点处的交叉位的奇偶校验数据。按块串接积码可包含定位于列码字及行码的相交点处的多个位,其由所述列码字及所述行码字保护。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于美光科技公司,未经美光科技公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201880018662.8/2.html,转载请声明来源钻瓜专利网。
- 上一篇:用于多维存储器的选择性错误率信息
- 下一篇:监测多个系统指标