[发明专利]多内核管芯上存储器微控制器

权利要求书

1.一种用于非易失性存储器单元的设备，包括：

集成电路装置中的非易失性存储器单元；

所述集成电路装置中的多个微控制器单元，所述多个微控制器单元包括被配置为在所述非易失性存储器单元上执行编程操作和读操作的第一组一个或多个微控制器单元和被配置为在所述非易失性存储器单元上执行读操作而不执行编程操作的第二组一个或多个微控制器单元；

管理单元，其被配置为指示所述第一组一个或多个微控制器单元和所述第二组一个或多个微控制器单元在所述非易失性存储器单元的不同子组上并行执行读操作；以及

每个微控制器单元包括多个处理单元，相应微控制器单元的不同处理单元对所述非易失性存储器单元的相应子组的相应微控制器单元并行执行不同类别的任务。

2.根据权利要求1所述的设备，其中所述第二组一个或多个微控制器单元包括比所述第一组一个或多个微控制器单元更少的处理单元并且执行更少类别的任务。

3.根据权利要求2所述的设备，其中所述第一组一个或多个微控制器单元的所述多个处理单元包括内建自测单元，所述内建自测单元被配置为对所述非易失性存储器单元执行多个测试操作，并且所述第二组一个或多个微控制器单元的所述更少的处理单元没有内建自测单元。

4.根据权利要求1所述的设备，其中所述第一组一个或多个微控制器单元被配置为对所述非易失性存储器单元的每个子组执行所述编程操作，并且所述第二组一个或多个微控制器单元中的每个微控制器单元被配置为对所述非易失性存储器单元的不同子组执行读操作。

5.根据权利要求1所述的设备，其中所述非易失性存储器单元处于所述集成电路装置的第一级中，并且所述第一组一个或多个微控制器单元处于所述集成电路装置的第二级中，所述第二级平行于所述第一级并从所述第一级偏移。

6.根据权利要求1所述的设备，其中所述第一组一个或多个微控制器单元的时钟速率被设定为低于所述第一组一个或多个微控制器单元能够使用单个处理单元对所述非易失性存储器单元执行数据操作的时钟速率而不增加所述数据操作的延时，所述第一组一个或多个微控制器单元的所述多个处理单元被配置为对所述非易失性存储器单元以所述设定的时钟速率并行执行数据操作而不增加所述数据操作的延时。

7.根据权利要求1所述的设备，其中所述第一组一个或多个微控制器单元的所述多个处理单元支持与所述不同类别的任务相关联的不同指令集。

8.根据权利要求1所述的设备，其中所述第一组一个或多个微控制器单元的所述多个处理单元包括流控制处理单元、时序控制处理单元、电压控制处理单元和数据锁存控制处理单元中的一者或多者。

9.根据权利要求1所述的设备，其中所述不同类别的任务包括流控制任务、时序控制任务、数据锁存控制任务、电压控制任务和内建自测任务中的一者或多者。

10.根据权利要求1所述的设备，还包括所述集成电路装置的易失性存储器，所述第一组一个或多个微控制器单元的所述多个处理单元将数据存储在所述易失性存储器中以执行所述不同类别的任务，其中所述第一组一个或多个微控制器单元的所述多个处理单元的内建自测单元将从所述非易失性存储器单元读取的测试数据存储在所述易失性存储器的一部分中，当不处于所述内建自测单元的测试模式时，所述易失性存储器的所述部分以其他方式由所述第一组一个或多个微控制器单元的所述多个处理单元中的其他处理单元使用。