[发明专利]以低空间开销和渐近输入计数进行魔幻态纯化

权利要求书

1.一种用于纯化拓扑量子计算设备中的魔幻态的方法，包括：

应用内码，所述内码包括弱自对偶纠错码，所述弱自对偶纠错码用以实现对多个量子比特或量子迪特的控制-交换操作；以及

使用所述控制-交换操作来测试所述多个量子比特或量子迪特上的所述魔幻态的性质，使得所述码的距离与逻辑量子比特或量子迪特的数目成比率地缩放。

2.根据权利要求1所述的方法，其中所述方法通过幂抑制由魔幻态所展现的误差，并且其中所述方法还包括应用外码，所述外码包括具有敏感性的纠错码，所述敏感性被选择以测试所述魔幻态的所述性质，使得测量误差也通过所述幂被抑制。

3.根据权利要求1所述的方法，其中所述内码：(a)使用16个物理量子比特，获得6个逻辑量子比特，并且具有为4的码距；(b)使用30个物理量子比特，获得6个逻辑量子比特，并且具有为6的码距；或者(c)使用64个物理量子比特，获得12个逻辑量子比特，并且具有为8的码距。

4.根据权利要求1所述的方法，其中所述纠错码是针对所述内码实现受控Hadamard并且减小电路深度的Calderbank-Shor-Steane码。

5.根据权利要求1所述的方法，其中所述魔幻态中的至少两种魔幻态是在彼此不同的级下被输入的。

6.根据权利要求1所述的方法，其中所述内码实现受控Hadamard操作，并且所使用的物理量子比特或量子迪特的所述数目为奇数。

7.根据权利要求6所述的方法，其中：(a)所述内码使用17个物理量子比特，获得1个逻辑量子比特，并且具有为5的码距；或者(b)所述内码使用21个物理量子比特，获得3个逻辑量子比特，并且具有为5的码距。

8.一种被配置为纯化量子计算设备中的魔幻态的电路，包括：

量子电路元件，所述量子电路元件被配置为实现内码和外码，所述内码提供弱自对偶纠错码，所述弱自对偶纠错码用以实现对多个量子比特或量子迪特的控制-交换操作并且提供至目标幂的误差抑制，

所述外码提供具有敏感性的纠错码，所述敏感性被选择以测试所述魔幻态的性质，使得测量误差也通过所述目标幂被抑制。

9.根据权利要求8所述的电路，其中所述内码：(a)使用16个物理量子比特，获得6个逻辑量子比特，并且具有为4的码距；(b)使用30个物理量子比特，获得6个逻辑量子比特，并且具有为6的码距；或者(c)使用64个物理量子比特，获得12个逻辑量子比特，并且具有为8的码距。

10.根据权利要求8所述的电路，还包括被配置为实现所述魔幻态的多个T门。

11.根据权利要求8所述的电路，其中所述纠错码是针对所述内码实现受控Hadamard并且减小电路深度的Calderbank-Shor-Steane码。

12.根据权利要求8所述的电路，其中所述电路无级联。

13.根据权利要求8所述的电路，其中所述内码实现受控Hadamard操作，并且所使用的物理量子比特或量子迪特的所述数目为奇数；并且其中：(a)所述内码使用17个物理量子比特，获得1个逻辑量子比特，并且具有为5的码距；或者(b)所述内码使用21个物理量子比特，获得3个逻辑量子比特，并且具有为5的码距。

14.根据权利要求8所述的电路，其中所述外码被配置为：当与距离为7或更大的内码一起被使用时，并且在所述外码从围长为6或更大的Tanner图形被获得并且所述外码具有为7或更大的距离的情况下，给出第7阶误差减少。

15.一种被配置为纯化量子计算设备中的魔幻态的电路，包括：

量子电路元件，所述量子电路元件被配置为实现内码和外码，其中所述内码提供弱自对偶纠错码，所述弱自对偶纠错码用以实现对多个量子比特或量子迪特的控制-交换操作，

其中所述外码提供纠错码，并且

其中所述内码和所述外码与一个或多个稳定子码级联。