[发明专利]半导体器件及其制造方法

说明书

本发明能够提高半导体器件的可靠性。在功率半导体器件的单位单元(UC)的与源极区域(8S)的长度方向的两端部相邻的部分中，以覆盖源极区域(8S)的长度方向的两端部的侧部的方式形成p型的短边侧主体区域(7B3)。而且，使p型的短边侧主体区域(7B3)的杂质浓度比p型的长边侧主体区域(7B2)的杂质浓度高。由此，使功率半导体器件的单位单元(UC)的与源极区域(8S)的长度方向的两端部相邻的部分(p型的短边侧主体区域(7B3))的阈值电压比与源极区域(8S)的宽度方向的两端部相邻的部分(p型的长边侧主体区域(7B2))的阈值电压高。

技术领域

本发明涉及半导体器件及其制造技术，例如涉及应用于功率半导体器件及其制造方法有效的技术。

背景技术

作为本技术领域的背景技术，有日本特开2004-39744号公报(专利文献1)。该公报中，记载了隔着通过锥形蚀刻在图案侧壁上形成了倾斜的掩模材料，以SiC衬底的法线为轴使SiC衬底旋转，同时相对于SiC衬底的法线方向倾斜地将杂质离子注入，形成低浓度基极区域和高浓度基极区域的技术。

现有技术文献

专利文献

专利文献1：日本特开2004-39744号公报

发明内容

发明要解决的课题

上述专利文献1中，记载了用同一掩模自匹配地形成垂直MOSFET的源极区域和沟道区域的技术。另外，专利文献1中，举例示出了垂直MOSFET的条型的单元。条型的单元(源极区域)的平面视图中的形状形成为一个方向的长度比与该一个方向正交的另一方向的长度长的带状。

但是，专利文献1中，在与条型的单元(源极区域)的长度方向的两端部相邻的部分中，不一定充分地注入了相对于源极区域相反的导电类型的杂质。因此，与条型的单元(源极区域)的长度方向的两端部相邻的部分的阈值电压，和与条型的单元(源极区域)的宽度方向(短边方向)的两端部相邻的部分的阈值电压大致相同或者更低。结果，存在在条型的单元的长度方向的两端部产生漏电流、半导体器件的可靠性降低的课题。

本发明的目的在于提供一种能够提高半导体器件的可靠性的技术。

用于解决课题的技术方案

为了解决上述课题，本发明在半导体衬底的第一面上形成了第一导电类型的第一半导体区域，该第一半导体区域在平面视图中的第一方向的长度比与第一方向交叉的第二方向的长度长，并且在截面视图中从第一面起在半导体衬底的深度方向上延伸。另外，至少在与第一半导体区域的第二方向的两端部相邻的部分上隔着绝缘膜设置了栅极电极。而且，使平面视图中与第一半导体区域的第一方向的两端部相邻的部分的阈值电压比与第一半导体区域的第二方向的两端部相邻的部分的阈值电压高。

发明效果

根据本发明，能够提高半导体器件的可靠性。

上述以外的课题、结构和效果将通过以下实施方式的说明而说明。

附图说明

图1是本发明人研究的功率半导体器件的单位单元的平面图。

图2是图1的X10-X10线的截面图。

图3是构成实施方式1的半导体器件的半导体芯片的一例的平面图。

图4是图3的用虚线包围的区域A1的一例的放大平面图。

图5是图3的用虚线包围的区域A2的由多晶硅构成的栅极电极的一例的放大平面图。

图6是图3的用虚线包围的区域A2的活性区域的一例的放大平面图。

图7是图6的X1-X1线和Y1-Y1线的截面图。