[发明专利]具有减小的寄生电容的垂直FET

权利要求书

1.一种用于降低半导体结构的寄生电容的方法，所述方法包括：

在衬底上形成鳍片结构；

在鳍片结构和衬底之间形成第一源极/漏极区；

在鳍片结构附近形成第一间隔物；

在第一源极/漏极区附近形成第二间隔物；

使暴露区域中的第一源极/漏极区凹陷；

在凹陷的第一源极/漏极区的暴露区域内形成浅沟槽隔离(STI)区；

在浅沟槽隔离区上方沉积底部间隔物；

在底部间隔物上形成金属栅极堆叠；

在金属栅极堆叠上沉积顶部间隔物；

切割金属栅极堆叠；

在鳍片结构上形成第二源极/漏极区；和

形成触点，使得浅沟槽隔离区在金属栅极堆叠和第一源极/漏极区之间延伸一段长度。

2.根据权利要求1所述的方法，其中通过在所述金属栅极堆叠与所述第一源极/漏极区之间延伸所述浅沟槽隔离区来减小栅极-源极/漏极电容。

3.根据权利要求1所述的方法，其中所述第一和第二间隔物是共形电介质衬里。

4.根据权利要求3所述的方法，其中所述共形电介质衬里的厚度大于10nm。

5.根据权利要求1所述的方法，其中所述浅沟槽隔离区接触与所述鳍片结构相邻的所述第一间隔物的一部分。

6.根据权利要求1所述的方法，其中所述浅沟槽隔离区整体覆盖与所述第一源极/漏极区相邻的所述第二间隔物。

7.根据权利要求1所述的方法，其中在所述底部间隔物沉积在所述浅沟槽隔离区上之前，选择性地移除与所述第一源极/漏极区相邻的所述第二间隔物。

8.根据权利要求1所述的方法，其中在所述浅沟槽隔离区上方形成的所述底部间隔物限定反向阶梯结构配置。

9.根据权利要求1所述的方法，其中所述浅沟槽隔离区在所述鳍片结构的相对端上的所述第一源极/漏极区的一部分上延伸。

10.根据权利要求1所述的方法，其中所述金属栅极堆叠与所述第一源极/漏极区之间的距离大于10nm。

11.一种用于降低寄生电容的半导体结构，该结构包括：

在衬底上形成的鳍片结构；

在鳍片结构和衬底之间形成的第一源极/漏极区；

在鳍片结构附近形成的第一间隔物；

在第一源极/漏极区附近形成的第二间隔物，其中第一源极/漏极区在暴露区域中凹陷；

在凹陷的第一源极/漏极区的暴露区域内形成的浅沟槽隔离(STI)区；

在浅沟槽隔离区上方沉积的底部间隔物；

在底部隔离物上形成的金属栅极堆叠；

在金属栅极堆叠上沉积的顶部间隔物，金属栅极堆叠被切割；

在鳍片结构上形成的第二源极/漏极区；和

形成的触点，其使浅沟槽隔离区在金属栅极堆叠和第一源极/漏极区之间延伸一段长度。

12.根据权利要求11所述的结构，其中通过在所述金属栅极堆叠与所述第一源极/漏极区之间延伸所述浅沟槽隔离区来减小栅极-源极/漏极电容。

13.根据权利要求11所述的结构，其中所述第一和第二间隔物是共形电介质衬里。

14.根据权利要求13所述的结构，其中所述共形电介质衬里的厚度大于10nm。

15.根据权利要求11所述的结构，其中所述浅沟槽隔离区接触与所述鳍片结构相邻的所述第一间隔物的一部分。

16.根据权利要求11所述的结构，其中所述浅沟槽隔离区整体覆盖与所述第一源极/漏极区相邻的所述第二间隔物。