[发明专利]高深宽比结构中的间隙填充的方法

权利要求书

1.一种处理方法，包括以下步骤：

在基板表面以及至少一个特征的第一侧壁、第二侧壁和底表面上形成膜，所述特征从所述基板表面延伸一深度至所述底表面，所述特征具有由所述第一侧壁和所述第二侧壁所界定的宽度，所述膜具有在所述特征的顶部处的厚度和在所述特征的底部处的厚度；

处理所述膜，以改变所述膜的结构、成分或形态中的一者或多者，以形成在所述基板表面处比在所述底表面处具有更大的蚀刻速率的经处理的膜；以及

通过将所述经处理的膜暴露于蚀刻化学品来蚀刻所述经处理的膜，以从所述特征的所述顶部移除所有的所述经处理的膜，且在所述特征的所述底部处留下至少一些所述经处理的膜，所述蚀刻化学品包括Cl₂、H₂或HCl中的一者或多者的等离子体。

2.如权利要求1所述的方法，进一步包括以下步骤：重复形成所述膜、处理所述膜，且若所述特征并未被填满，则重复蚀刻所述经处理的膜直到所述特征被填满。

3.如权利要求1所述的方法，其中处理所述膜包括：将所述膜暴露于等离子体，所述等离子体包括Ar、He或H₂中的一者或多者。

4.如权利要求3所述的方法，其中所述膜为非晶的，且处理所述膜将所述膜的至少一部分结晶化。

5.如权利要求1所述的方法，其中所述膜包括硅。

6.如权利要求1所述的方法，其中在处理之前，所述膜沉积至在1nm至50nm的范围中的厚度。

7.如权利要求1所述的方法，其中所述等离子体是具有的功率在100W至2000W范围中的传导耦合等离子体。

8.如权利要求1所述的方法，其中所述等离子体是具有的功率在100W至5000W范围中的电感耦合等离子体。

9.如权利要求1所述的方法，其中所述基板包括硅。

10.如权利要求9所述的方法，进一步包括：在形成所述膜之前，在所述基板表面上沉积SiN、SiO或SiON中的一者或多者，使得在所述特征的所述底部处没有SiN、SiO或SiON。

11.一种处理方法，包括以下步骤：

在基板表面上在特征中沉积硅膜，所述特征具有侧壁和底部；

将所述硅膜暴露于处理，以修改所述硅膜的结构、成分或形态以在所述基板表面处比在所述底表面处具有更大的蚀刻速率，所述处理包括暴露于Ar、He或H₂中的一者或多者；

使用包括H₂、HCl或Cl₂中的一者或多者的等离子体从所述基板表面蚀刻所述膜，以从所述基板表面移除所有的所述膜，且在所述特征中留下至少一些所述膜；以及

重复所述沉积、处理和蚀刻的步骤，以填充所述特征。

12.如权利要求11所述的方法，其中所述硅膜为非晶的，且暴露于所述处理将所述膜的至少一部分结晶化。

13.如权利要求12所述的方法，其中在将所述硅膜暴露于所述处理之后，大于或等于50％的所述硅膜被结晶化。

14.如权利要求11所述的方法，其中在处理之前，所述硅膜沉积至在1nm至50nm的范围中的厚度。

15.如权利要求11所述的方法，其中所述等离子体是具有的功率在100W至2000W范围中的传导耦合等离子体或具有的功率在100W至5000W范围中的电感耦合等离子体。