[发明专利]系统C模型生成方法和系统C模型生成程序

说明书

实现提供系统C模型生成方法和系统C模型生成程序，能够将HDL动作模型用于逻辑电路设计。一种系统C模型生成方法，根据使用HDL的模拟语法而设计出的HDL动作模型(BM)来生成能够进行高位合成的系统C模型(SCM)，其中，分析所述HDL动作模型而生成语法树模型(PA)，分析所述语法树模型而取出分析信息(AI)(PMA01、PMA02)，根据所述语法树模型和所述分析信息重建所述语法树模型(PMR01、PMR02)，生成所述系统C模型(PSCG)。

技术领域

本发明涉及系统C模型生成方法和系统C模型生成程序。

背景技术

近年来，例如，在设计LSI、FPGA(Field-Programmable Gate Array：现场可编程门阵列)的逻辑电路的情况下，使用Verilog-HDL、VHDL这样的硬件记述语言(HDL：HardwareDescription Language)。而且，基于HDL(语言)的寄存器传输级别(RTL：RegisterTransfer Level)设计成为主流。

RTL设计是指将使用HDL语言而按照寄存器传输级别的抽象度设计出的模型(RTL模型)通过逻辑合成工具转换为门级别的网络列表(门电路)的设计方法。这里，在通过HDL语言设计序列处理电路的情况下，为了通过能够进行逻辑合成的RTL进行设计，例如，通过分离为状态转变电路(状态机)与组合电路的构造进行设计。

但是，以往，作为基于HDL语言的RTL设计的方法，提出了各种方案。

现有技术文献

专利文献

专利文献1：日本特开2013-020329号公报

发明内容

发明要解决的课题

如上所述，基于HDL语言的RTL设计例如通过分离为状态转变电路和组合电路的构造进行设计，但是，状态转变电路的RTL设计的逻辑复杂，因此设计难易度较高，设计所需的工时(时间和费用)增大。并且，当设计变得复杂时，与此同时，也容易产生不良情况。

此外，关于使用HDL语言的模拟语法而设计出的动作模型(HDL动作模型)，即使能够容易地进行生成，也未提供用于转换为网络列表的逻辑合成工具，难以使用动作模型来转换为网络列表。另外，在本说明书中，HDL动作模型例如不包括能够进行高位合成的系统C模型，作为使用Verilog-HDL、VHDL这样的单纯的HDL语言的模拟语法而设计出的动作模型来使用。

用于解决问题的手段

根据一个实施方式，可提供一种根据使用HDL的模拟语法而设计出的HDL动作模型生成能够进行高位合成的系统C模型的系统C模型生成方法。

在所述系统C模型生成方法中，分析所述HDL动作模型从而生成语法树模型，分析所述语法树模型而取出分析信息。并且，在所述系统C模型生成方法中，根据所述语法树模型和所述分析信息，重建所述语法树模型，生成所述系统C模型。

发明效果

公开的系统C模型生成方法和系统C模型生成程序起到能够将HDL动作模型用于逻辑电路设计的效果。

附图说明

图1是示意性示出逻辑电路设计方法的一例的图。

图2是用于说明图1所示的逻辑电路设计中的RTL设计的一例的图(其1)。

图3是用于说明图1所示的逻辑电路设计中的RTL设计的一例的图(其2)。

图4是用于说明动作级别设计的一例的图。

图5是示意性示出逻辑电路设计方法中的课题的图。