[发明专利]每线缓冲器单元存储器分配的确定

说明书

描述了一种方法。该方法包括模拟图像处理应用软件程序的执行。模拟包括拦截与模拟线缓冲器存储器的内核到内核的通信，该模拟线缓冲器存储器存储并转发从生产内核模型通信到消耗内核模型的图像数据线。该模拟还包括在模拟运行时间内跟踪存储在相应线缓冲器存储器中的相应图像数据量。该方法还包括从跟踪的相应图像数据量中确定对于对应硬件线缓冲器存储器的相应硬件存储器分配。该方法还包括生成用于图像处理器执行图像处理应用软件程序的配置信息。配置信息描述了对于图像处理器的硬件线缓冲器存储器的硬件存储器分配。

技术领域

本发明的领域一般涉及计算科学，并且更具体地，涉及每线(line)缓冲器单元存储器分配的确定。

背景技术

图像处理通常涉及对组织成阵列的像素值的处理。这里，空间上组织的二维阵列捕获图像的二维性质(附加维度可以包括时间(例如，二维图像序列)和数据类型(例如，颜色))。在典型场景中，阵列像素值由已经生成静止图像或帧序列以捕捉运动图像的相机提供。传统的图像处理器通常处于两个极端的任一边。

第一极端执行作为在通用处理器或通用类处理器(例如，具有矢量指令增强的通用处理器)上执行的软件程序的图像处理任务。尽管第一极端通常提供高度通用的应用软件开发平台，但是它对更精细粒度的数据结构的使用以及相关联的开销(例如，指令提取和解码、片上和片外数据的处理、推测性执行)最终导致在程序代码执行期间每一数据单元消耗更多能量。

第二相反的极端是将固定功能硬连线电路应用于更大的数据单元。直接应用于定制设计的电路的更大(相比于更精细粒度的)数据单元的使用大大降低了每一数据单元的功耗。然而，定制设计的固定功能电路的使用通常会导致处理器能够执行的任务集合有限。如此以来，第二极端缺乏广泛通用的编程环境(其与第一极端相关联)。

提供高度通用的应用软件开发机会以及提高的每一数据单元的功率效率两者的技术平台仍然是一个理想但缺失的解决方案。

发明内容

描述了一种方法。该方法包括模拟图像处理应用软件程序的执行。模拟包括拦截与模拟线缓冲器存储器的内核到内核的通信，该模拟线缓冲器存储器存储并转发从生产内核模型通信到消耗内核模型的图像数据线。该模拟还包括在模拟运行时间内跟踪存储在相应线缓冲器存储器中的相应图像数据量。该方法还包括从跟踪的相应图像数据量中确定对于对应硬件线缓冲器存储器的相应硬件存储器分配。该方法还包括生成用于图像处理器执行图像处理应用软件程序的配置信息。该配置信息描述对于图像处理器的硬件线缓冲器存储器的硬件存储器分配。

附图说明

以下描述和附图用于说明本发明的实施例。在附图中：

图1示出了模板(stencil)处理器架构的高级视图；

图2示出了图像处理器架构的更详细视图；

图3示出了可以由图像处理器执行的应用软件程序；

图4示出了多个内核模型；

图5a和图5b示出了线缓冲器单元模型的写指针和读指针行为；

图6a、图6b、图6c、图6d和图6e示出了用于块图像转移的全线组转移模式、虚拟高转移模式和读指针行为；

图7示出了用于确定每线缓冲器单元存储器分配的方法；

图8a、图8b、图8c、图8d和图8e描绘了将图像数据解析成线组、将线组解析成片以及在具有重叠模板的片上执行的操作；

图9a示出了模板处理器的实施例；

图9b示出了模板处理器的指令字的实施例；

图10示出了模板处理器内的数据计算单元的实施例；