[发明专利]VFET架构内的超长沟道器件

说明书

实施例针对具有超长沟道的垂直场效应晶体管(VFET)的方法和所得结构。在衬底上形成一对半导体鳍片。在衬底上的半导体鳍之间形成半导体柱。在所有半导体鳍下方和部分半导体柱下方延伸的区域掺杂。在半导体鳍片的沟道区域和半导体柱上方形成导电栅极。当栅极被激活时，半导体柱的表面用作扩展的沟道。

技术领域

本发明一般涉及用于半导体器件的制造方法和所得结构。更具体地，本发明涉及垂直FET(VFET)架构内的超长沟道器件。“超级”长沟道器件的沟道长度大于垂直鳍片高度。

背景技术

在当代半导体器件制造工艺中，在单个晶片上制造大量半导体器件，例如场效应晶体管(FET)。一些非平面晶体管架构，例如垂直场效应晶体管(VFET)，采用可以在有源极区域域外接触的半导体鳍片和侧栅极，导致器件密度增加并且相对于横向器件具有一些增加的性能。在VFET中，漏极电流源在垂直于衬底主表面的方向上流动。例如，在已知的VFET配置中，主衬底表面是水平的，并且垂直鳍片或纳米线从衬底表面向上延伸。鳍片或纳米线形成晶体管的沟道区域。源极区域和漏极区域与沟道区域的顶端和底端电接触，而栅极设置在鳍片或纳米线侧壁中的一个或多个上。

一些非平面晶体管器件架构，例如VFET，采用可在有源极区域域外接触的半导体鳍片和侧栅极，导致横向器件上的器件密度增加。然而，在将VFET缩放到10nm节点之外存在挑战。例如，VFET架构的垂直特性确保了栅极长度操作除了增加宽度或面积要求之外还影响总层高度。增加总层高度会引起一些不希望的复杂情况，特别是当源极，漏极和栅极触点各自需要不同的长度以满足给定的栅极长度时。而且，在传统的VFET中，超长栅极(即，沟道长度大于受限于垂直鳍片高度的传统短沟道栅极的沟道长度)的集成受到层平面性要求的限制。因此，传统的VFET限于相对短的沟道。

因此，本领域需要解决上述问题。

发明内容

从第一方面看，本发明提供一种形成半导体器件的方法，该方法包括：在衬底上形成一对半导体鳍片；在衬底上的半导体鳍片之间形成半导体柱；形成底部掺杂区，该底部掺杂区在所有半导体鳍下面和部分半导体柱下面延伸；在半导体鳍片的沟道区域和半导体柱上方形成导电栅极。

从另一方面来看，本发明提供一种操作半导体器件的方法，该方法包括：提供半导体器件，包括：与衬底上的第二半导体鳍片相邻的第一半导体鳍片；在衬底上的第一和第二半导体鳍之间形成的半导体柱；在第一和第二半导体鳍片的沟道区域和半导体柱上方形成的导电栅极；在第一半导体鳍片的表面上形成的源极区域；在第二半导体鳍片表面上形成的漏极区域；并且使电流从源极区域通过半导体柱的一部分流到漏极区域。

从另一方面来看，本发明提供一种半导体器件，包括：在衬底上形成的一对半导体鳍片；在衬底上的半导体鳍片之间形成的半导体柱；底部掺杂区域，其在所有半导体鳍片下方和部分半导体柱下方延伸；以及在半导体鳍片的沟道区域域和半导体柱上方形成的导电栅极。

从另一方面来看，本发明提供一种形成半导体器件的方法，该方法包括：在衬底上形成一对半导体鳍片；在衬底上的半导体鳍片之间形成半导体柱，在半导体鳍片的表面下方的半导体柱凹陷半导体柱；形成底部掺杂区，该底部掺杂区在所有半导体鳍下面和部分半导体柱下面延伸；在半导体鳍片的沟道区域和半导体柱上形成导电栅极；在导电栅极与半导体鳍片和半导体柱之间形成厚氧化层；在半导体鳍片的暴露表面上形成源极区域和漏极区域；在导电栅极和半导体柱上形成共用的栅极触点。

从另一方面来看，本发明提供一种半导体器件，包括：在衬底上形成的第一半导体鳍片；在衬底上形成并与第一半导体鳍片相邻的第二半导体鳍片；在第一和第二半导体鳍片之间形成的半导体柱；底部掺杂区域，其在所有半导体鳍片下方和部分半导体柱下方延伸；在第一和第二半导体鳍片的沟道区域和半导体柱上方形成的共用导电栅极；在第一半导体鳍片的表面上形成的源极区域；以及在第二半导体鳍片的表面上形成的漏极区域。