[发明专利]用于数字逻辑函数系列的集成电路及方法

权利要求书

1.一种用于一系列数字逻辑函数的数字逻辑集成电路，所述系列在电压输入高、电压输入低、电压输出高及电压输出低方面具有相同的规范且具有相同数目个接合垫，所述数字逻辑集成电路包括：

(A)半导体材料的衬底，其具有核心区域及外围区域；

(B)一定数目个接合垫，其形成在所述外围区域中的所述半导体材料上，所述一定数目个接合垫确定所述衬底的包含所述核心区域及所述外围区域在内的总面积；

(C)可编程数字逻辑晶体管电路系统，其形成在所述半导体材料的所述核心区域中以用于所述系列中的所述数字逻辑函数中的每一者；

(D)可编程输入与输出电路系统，其针对所述接合垫而形成在所述外围区域中且耦合在接合垫与所述可编程数字逻辑晶体管电路系统之间；

(E)可编程函数构件，其用于将所述可编程数字逻辑晶体管电路系统编程为选定的数字逻辑函数；及

(F)可编程输入与输出构件，其用于将所述输入与输出电路系统编程为用于所述选定的数字逻辑函数的输入与输出电路；

其中所述可编程数字逻辑晶体管电路系统包含提供特定数字逻辑函数且在特定传播延迟规范内操作的数字逻辑函数电路系统，且所述可编程数字逻辑晶体管电路系统包含额外晶体管电路系统，所述额外晶体管电路系统耦合到依照所述特定传播延迟规范来提供所述数字逻辑函数的所述数字逻辑函数电路系统。

2.根据权利要求1所述的数字逻辑集成电路，其中所述可编程数字逻辑晶体管电路系统包含在低于供应电压的电压下操作的核心电路系统，且包含耦合在所述核心电路系统与所述输入与输出电路系统之间的电压电平移位器电路系统。

3.根据权利要求1所述的数字逻辑集成电路，其中可编程函数构件及所述可编程输入与输出构件在所述可编程数字逻辑晶体管电路系统及所述可编程输入与输出电路系统中的晶体管当中包含金属掩模条带连接件。

4.根据权利要求1所述的数字逻辑集成电路，其中所述可编程函数构件及所述可编程输入与输出构件包含将控制信号供应到所述可编程数字逻辑晶体管电路系统的非易失性存储器。

5.根据权利要求1所述的数字逻辑集成电路，其中所述一定数目个接合垫是6个接合垫、8个接合垫、14个接合垫、16个接合垫及20个接合垫中的一者。

6.一种制作用于一系列数字逻辑函数的集成电路的方法，所述系列在电压输入高、电压输入低、电压输出高及电压输出低方面具有相同的规范且具有相同数目个接合垫，所述方法包括：

(A)提供半导体材料的衬底，所述衬底具有核心区域及外围区域；

(B)在所述外围区域中的所述半导体材料上形成一定数目个接合垫，所述一定数目个接合垫确定所述衬底的包含所述核心区域及所述外围区域在内的总面积；

(C)在所述半导体材料的所述核心区域中形成用于所述系列中的所述数字逻辑函数中的每一者的可编程数字逻辑晶体管电路系统；

(D)针对所述接合垫在所述外围区域中形成可编程输入与输出电路系统，且所述可编程输入与输出电路系统耦合在接合垫与所述可编程数字逻辑晶体管电路系统之间；

(E)将所述可编程数字逻辑晶体管电路系统编程为选定的数字逻辑函数；及

(F)将所述输入与输出电路系统编程为用于所述选定的数字逻辑函数的输入与输出电路；

其中所述可编程数字逻辑晶体管电路系统包含提供特定数字逻辑函数且在特定传播延迟规范内操作的数字逻辑函数电路系统，所述方法包含：

形成耦合到所述数字逻辑函数电路系统的额外晶体管电路系统以依照所述特定传播延迟规范提供所述数字逻辑函数。

7.根据权利要求6所述的方法，其包含形成在低于供应电压的电压下操作的核心电路系统，且包含在所述衬底上形成耦合在所述核心电路系统和所述输入与输出电路系统之间的电压电平移位器电路系统。

8.根据权利要求6所述的方法，其包含在所述可编程数字逻辑晶体管电路系统中的晶体管当中形成金属掩模条带连接件、熔丝及非易失性存储器控制信号引线中的一者。