[发明专利]可扩展的低时延存储接口

说明书

本发明揭示系统及方法，其包含经配置以控制一组虚拟功能VF与媒体管理系统MMS之间的通信的主机接口电路。所述主机接口电路可整合来自所述组VF的命令，使用所述命令将来自一组可用写入缓冲区WB的WB动态地分配给所述组VF，且使用所述经分配WB管理所述组VF的WB存取并将写入数据提供到所述MMS。对于所述组VF中的每一VF，所述主机接口电路可管理来自所述组VF的相应VF的提交队列SQ，从所述相应VF接收包含一或多个提交队列条目SQE的命令，且协调所述一或多个经接收SQE与经分配WB。

优先权申请

本申请案主张2017年4月12日申请的第15/485,877号美国申请案的优先权的权益，所述申请案的全部内容以引用方式并入本文中。

背景技术

在现代计算技术中，存储器装置通常是计算机或其它电子装置中的内部半导体集成电路，且可归类为易失性存储器或非易失性存储器(NVM)。

易失性存储器需要电力来维持其数据，且尤其包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)或同步动态随机存取存储器(SDRAM)。

相比之下，非易失性存储器(NVM)可在未被供电时保留存储数据，且尤其包含快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)、电阻可变存储器、相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)或磁阻式随机存取存储器(MRAM)。

每一类别或子类别在特定设置中是有利的。例如，与其它存储器类型(SRAM等)相比，通常每个位包括一个晶体管及一个电容器的DRAM在结构上非常简单，且因而广泛用于需要低成本或高容量的应用中。相比之下，通常每个位包括四个到六个晶体管的SRAM比DRAM快，且因而通常用于其中速度比成本更重要的应用中。

然而，对于每一类别或子类别，期望改进数据传送速度，例如减少时延。

发明内容

本文件尤其论述一种例如主机接口电路的设备或系统，其经配置以控制一或多个虚拟功能(VF)与媒体管理系统(MMS)之间的通信，经耦合到或包含一或多个非易失性存储器(NVM)媒体装置。所述主机接口电路可整合来自一或多个客户端装置或所述组VF的命令，使用所述命令将来自一组可用写入缓冲区(WB)的WB动态地分配给所述组VF，且使用所述经分配WB管理所述组VF的WB存取并将写入数据提供到所述MMS。对于所述组VF中的每一VF，所述主机接口电路可管理来自组所述VF的相应VF的一或多个提交队列(SQ)，从所述相应VF接收包含一或多个提交队列条目(SQE)的命令，且协调所述一或多个经接收SQE与经分配WB。

所述主机接口电路可经配置以确定是否存在足够资源来将所述一或多个经接收SQE保持在所述SQ中。例如，如果存在足够资源来将所述一或多个经接收SQE保持在提交队列(SQ)中，那么所述主机接口电路可经配置以将所述一或多个经接收SQE添加到所述SQ。如果不存在足够资源来将所述一或多个经接收SQE保持在所述SQ中，那么所述主机接口电路可经配置以将命令失败通知提供例如到通过通信接口耦合的客户端装置，或到来自所述组VF的所述相应VF或一或多个VF等。

揭示此类设备或系统的操作方法以及机器可读媒体及其它实施例。

本发明内容旨在提供本专利申请案的标的物的概述。本发明内容并非旨在提供本发明的排他性或详尽解释。包含详细描述以提供关于本专利申请案的进一步信息。

附图说明

在未必按比例绘制的附图中，类似数字可在不同视图中描述类似组件。具有不同字母后缀的类似数字可表示类似组件的不同实例。附图以实例而非限制的方式大体上说明本文件中所论述的各种实施例。

图1说明包含非易失性存储器(NVM)控制器及一组NVM媒体装置的实例低时延NVM系统。