[发明专利]极化编码器、通信单元、集成电路及其方法

权利要求书

1.一种极化编码器内核(102)，被配置为：

从内核块大小为N的内核信息块(105)接收一个或多个比特；以及

从具有与内核块大小N匹配的块大小的内核编码块(106)输出一个或多个比特；

其中，极化编码器内核(102)的特征在于，所述极化编码器内核(102)包括将极化码图分解为多个列(702)，所述多个列(702)由编码过程的每个步骤中利用的重复使用的单个数据路径处理，而与内核块大小无关，所述多个列中的至少一个包含两个或更多个级，并且其中所述多个列中的每个列进一步分解为一个或多个极化码子图(701)，并且所述极化编码器内核(102)被配置为一次执行与一个极化码子图(701)相关联的处理。

2.根据权利要求1所述的极化编码器内核，其中，极化编码器内核(102)包括数据路径(601)、第一存储器块(602)、第二存储器块(603)和控制器(604)，其中，控制器(604)被配置为在执行与每个极化码子图相关联的处理时从存储器的第一存储器块(602)或从到极化编码器内核(102)的比特输入(605)读取n_e个比特，使用数据路径(601)处理所述n_e个比特，并将得到的n_e个比特写入第二存储器块(603)。

3.根据权利要求1或2所述的极化编码器内核，其中，每个列中的一个或多个子图被配置为跨越列的宽度。

4.根据权利要求2所述的极化编码器内核，其中，每个列中的一个或多个子图由数据路径(601)一次一个地处理，分布在相应数量的连续处理步骤上，并且其中每个列中的分解子图的数量依赖于数据路径的块大小n_e，其中，每个子图的块大小等于数据路径的块大小n_e，使得数据路径能够在单个步骤中处理子图。

5.根据权利要求4所述的极化编码器内核，其中，每个列中的分解子图的最大数量是max(N/n_e,1)，并且当N＜n_e时，至少一个零值比特被附加到内核信息块的端部以将其长度增加到n_e。

6.根据权利要求1或2所述的极化编码器内核，其中，极化码图由被分组成C个列的n＝log2(N)个级(207)组成，其中，每个列(702)包括多个连续级，并且其中，“n”个级使用对于所有c∈[0,C-1]满足s_c≤s_e的任何组合分布在数量为C的列中，其中c是列的索引，并且s_c是索引为c的列中的级的数量，并且其中s_e规定由数据路径支持的级的最大数量。

7.根据权利要求6所述的极化编码器内核，其中，对于除最右边的列以外的所有列，级的数量s_c＝s_e，并且其中所有剩余的级放在最右边的列中。

8.根据权利要求2所述的极化编码器内核，其中，数据路径(601)和第一存储器块(602)和第二存储器块(603)具有相同的比特宽度，并且其中，极化编码器内核的输入的比特宽度和输出的比特宽度独立于彼此、数据路径和存储器中的至少一个被选择。

9.根据权利要求8所述的极化编码器内核，其中，数据路径(601)包括以下各项中的至少一个：(i)具有依赖于数据路径级的数量s_e的维度的第一生成矩阵的n_e/2^Se个图形表示的垂直级联，以及(ii)具有依赖于数据路径块大小n_e的维度的第二生成矩阵的图形表示中的最左边的s_e个级(207)。