[发明专利]低功率多核相干性

权利要求书

1.一种集成电路，包括：

多个处理器核，所述多个处理器核共享公共末级高速缓存，所述多个处理器核各自包括非相干存储器顺序缓冲器，第一处理器核是所述多个处理器核中的一个处理器核；以及

共享存储器顺序缓冲器，所述共享存储器顺序缓冲器被直接耦合到所述多个处理器核中的每一个，使得由所述多个处理器核发送的相干存储事务在所述共享存储器顺序缓冲器处被直接接收，而没有被至少一个低级高速缓存处理；

所述公共末级高速缓存，用以接收由所述多个处理器核的所述非相干存储器顺序缓冲器发送的存储事务，所述公共末级高速缓存还用以从所述共享存储器顺序缓冲器接收与由所述多个处理器核发送的所述相干存储事务相对应的存储事务。

2.根据权利要求1所述的集成电路，其中由所述多个处理器核的所述非相干存储器顺序缓冲器发送的所述存储事务包括在被发送到所述末级高速缓存之前已经由所述至少一个低级高速缓存处理的存储事务。

3.根据权利要求1所述的集成电路，其中至少部分地基于所述相干存储事务作为目标的地址在经配置的地址范围内，由所述多个处理器核发送的所述相干存储事务将被直接发送到所述共享存储器顺序缓冲器。

4.根据权利要求1所述的集成电路，其中至少部分地基于由所述非相干存储器顺序缓冲器发送的所述存储事务作为目标的地址在经配置的地址范围内，由所述非相干存储器顺序缓冲器发送的所述存储事务在被发送到所述末级高速缓存之前将由所述至少一个低级高速缓存处理。

5.根据权利要求1所述的集成电路，其中至少部分地基于所述相干存储事务作为目标的地址在由所述第一处理器核可写入的至少一个寄存器规定的地址范围内，由所述多个处理器核发送的所述相干存储事务将被直接发送到所述共享存储器顺序缓冲器。

6.根据权利要求3所述的集成电路，其中所配置的所述地址范围对应于至少一个存储器页面。

7.根据权利要求4所述的集成电路，其中所配置的所述地址范围对应于至少一个存储器页面。

8.一种操作处理系统的方法，包括：

在公共末级高速缓存处从多个处理器核接收多个非相干存储事务，第一处理器核是所述多个处理器核中的一个处理器核；

在共享存储器顺序缓冲器处直接从所述多个处理器核接收多个相干存储事务，所述共享存储器顺序缓冲器被直接耦合到所述多个处理器核中的每一个；

由所述第一处理器核直接向所述共享存储器顺序缓冲器发出至少第一相干存储事务，所述第一相干存储事务在被发送到所述末级高速缓存之前将由所述存储器顺序缓冲器处理，而未由至少一个低级高速缓存处理；

由所述第一处理器核发出至少第一非相干存储事务，所述第一非相干存储事务在被发送到所述末级高速缓存之前将由所述至少一个低级高速缓存处理；以及

在所述末级高速缓存处接收所述非相干存储事务和由所述相干存储事务存储的数据。

9.根据权利要求8所述的方法，其中所述第一处理器核基于与由所述第一处理器核执行的存储指令的目标相对应的地址落入经配置的地址范围内来发出所述第一相干存储事务。

10.根据权利要求9所述的方法，其中所配置的所述地址范围对应于至少一个存储器页面。

11.根据权利要求10所述的方法，其中与所述至少一个存储器页面相关联的页面表条目包括所述第一处理器核将要发出所述第一相干存储事务的指示符。

12.根据权利要求9所述的方法，还包括：

从由所述多个处理器中的一个处理器写入的寄存器接收与所述经配置的地址范围的至少一个极限相对应的指示符。