[发明专利]用于频率模式检测和实施的系统和方法

说明书

本文中所提供的系统和方法(120)从存储器装置(10)的命令接口(14)的多个命令获取模式识别命令获取模式。识别芯片选择信号CS的状态。当所述CS从高转变到低时，在所述CS转变之后的第一时钟循环中捕获命令地址的第一部分。当所述命令获取模式处于第一模式时，在紧接在所述第一时钟循环后面的第二时钟循环中捕获所述命令地址的第二部分。否则，当所述命令获取模式处于第二模式时，在紧接在所述第二时钟信号后面的第三时钟循环中捕获所述命令地址的所述第二部分。使用所述命令地址的所述第一部分和所述命令地址的所述第二部分发射内部命令。

技术领域

本发明的实施例大体上涉及计算机存储器系统的领域。更确切地说，本发明的实施例包含用于确定和实施用于实施存储器命令的频率模式的一或多种系统、装置和方法。

背景技术

此章节意图向读者介绍可能涉及本公开的各个方面的技术的各个方面，这些方面在下文中有所描述和/或主张。相信此论述有助于向读者提供背景信息以促进对本公开的各个方面的更好理解。因此，应理解，应鉴于此来阅读这些陈述，而非作为对现有技术的认可。

电子装置常常包含存储电子数据的存储器存储装置。随着电子装置变得更复杂，可提供增加数目的命令用于在存储器上执行(例如，经由存储器控制器/接口)。令人遗憾的是，这些命令可具有不同的执行时间，一些命令相比于其它命令需要较宽的设置/保持窗口。执行这些命令的传统方法使用静态时钟循环执行频率来实施命令，从而针对相比于可将额外时钟循环用于执行的命令可恰当地在较少时钟循环中执行的命令常常导致低效的命令执行时间。相应地，本发明的实施例可针对通过使用多个频率模式来用于存储器命令的执行而达成的增强，从而支持可增加命令执行效率的动态命令执行频率改变。

附图说明

图1是示出根据一实施例的存储器装置的框图；

图2示出根据一实施例用于在1N模式中捕获和执行命令信息的时序图；

图3示出根据一实施例用于在2N模式中捕获和执行命令信息的时序图；

图4示出根据一实施例的非目标命令执行(例如，已取消命令)，其中芯片选择(CS)信号在命令的第二循环期间保持低；

图5是示出根据一实施例用于处理非目标命令的过程的流程图；

图6示出时序图，其中可在1N模式中触发ghost命令；

图7示出时序图，其中可在2N模式中触发ghost命令；以及

图8是示出根据一实施例用于处理潜在ghost命令的过程的流程图。

具体实施方式

下文将描述一或多个特定实施例。为了提供这些实施例的简要描述，不会在本说明书中描述实际实施方案的所有特征。应了解，在任何此类实际实施方案的展开中，如在任何工程或设计项目中一样，必须制定许多实施方案特定的决策以实现开发者的特定目标，例如服从系统相关的和商业相关的约束，所述约束可以从一个实施方案到另一个实施方案变化。此外，应了解，此类开发工作可能是复杂且耗时的，然而对于受益于本公开的所属领域的一般技术人员来说，这些都是设计、构造和制造中的常规任务。

随着输入和输出(IO)数据速率要求持续开发以用于新的存储器规格(例如，电子装置工程设计联合协会(JEDEC)的规格)，用于增加数据处理效率的新机制可能是合乎需要的。举例来说，动态可变的命令执行频率可实现不利用宽处理/访问窗口的命令的缩短的等待时间(例如，通过将命令设定到1N命令检索模式)，同时仍允许执行确实利用宽处理/访问窗口的命令(例如，通过将命令设定到2N命令检索模式)。然而，动态地转变命令执行频率涉及许多挑战。相应地，本文中所公开的实施例涉及命令获取/执行过程的增强，从而支持较高IO数据速率。