[发明专利]硬件预取器的基于利用率的节流

说明书

用于为处理器预取数据的系统包括处理器核心、存储器、高速缓存存储器和预取电路。存储器可以被配置为存储供处理器核心使用的信息。高速缓存存储器可以被配置为发出对存储器中的供处理器核心使用的信息的获取请求。预取电路可以被配置为使用预测的地址发出对存储器中的信息的预取请求以将该信息存储在高速缓存存储器中，并在特定时间间隔内监视来自高速缓存存储器的获取请求和来自预取电路的预取请求的量。预取电路还可以被配置为响应于确定所述量满足阈值量而在随后的时间间隔内禁用从存储器进行预取的预取请求。

技术领域

本文公开的实施例一般而言涉及处理器，并且更特别地，涉及数据预取系统的实现。

背景技术

为了提高执行性能，处理器可以包括用于一个或多个高速缓存存储器的预取电路(在本文中也被称为预取器(prefetcher))，以减少存储器访问时间。给定高速缓存的预取器可以在预期(anticipate)来自高速缓存的即将到来的请求时从较低级别的高速缓存或系统存储器中读取数据，即，在处理核心(core)请求数据之前获取数据。预取器可以跟踪与在处理核心中运行的多个软件进程(process)之一对应的存储器访问模式。使用这些模式，预取器然后可以在高速缓存请求数据之前读取数据。

预取器可能使用与其它所获取的数据相同的存储器资源来获取(fetch)数据。在一些处理器中，预取器可能与其它预取器和/或在处理核心或高速缓存已请求数据之后正在检索数据的获取单元竞争存储器资源。如果获取单元和预取器正在发出许多存储器访问请求，那么存储器资源可能过载(overload)，并且随着存储器请求进入队列并随着资源变得可用而依次执行，存储器访问时间可能增加。这样的存储器资源过载会降低处理器的性能。

发明内容

用于为处理器预取数据的系统的各种实施例可以包括处理器核心、存储器、高速缓存存储器和预取电路。存储器可以被配置为存储供处理器核心使用的信息。高速缓存存储器可以被配置为发出对存储器中供处理器核心使用的信息的获取请求。预取电路可以被配置为使用预测的地址发出对存储器中的信息的预取请求以将该信息存储在高速缓存存储器中，并在特定时间间隔内监视来自高速缓存存储器的获取请求和来自预取电路的预取请求的量。预取电路还可以被配置为响应于确定所述量满足阈值量而在随后的时间间隔内禁用从存储器进行预取的预取请求。

在另一个实施例中，为了监视所述量，预取电路还可以被配置为跟踪与高速缓存存储器相关联的获取管道中的空闲周期的数量。在另一个实施例中，为了在随后的时间间隔内禁用从存储器进行预取的预取请求，预取电路还可以被配置为响应于确定空闲周期的数量小于阈值数量而在随后的时间间隔内暂停发出预取请求。

在一个实施例中，预取电路还可以被配置为响应于确定对于给定时间间隔，获取管道中的空闲周期的数量保持在阈值数量之上而在下一个时间间隔恢复发出预取请求。在实施例中，预取电路还可以被配置为确定在特定时间间隔内发出的预取请求的准确度值，并响应于确定准确度值满足阈值而在随后的时间间隔内禁用从存储器进行预取的预取请求。

在另一个实施例中，为了确定准确度值，预取电路还可以被配置为在特定时间间隔内针对由预取电路发出的每个预取请求来递增第一计数值，并且在特定时间间隔内针对包括作为预取请求的结果而存储的信息的每次高速缓存命中来递增第二计数值。预取电路还可以被配置为在特定时间间隔结束时基于第一计数值和第二计数值来确定准确度值。在另一个实施例中，预取电路还可以被配置为在每个高速缓存行中设置特定值，该特定值包括作为预取请求的结果而存储的信息。

附图说明

以下具体实施方式参考附图，现在将简要描述附图。

图1是图示处理器中的存储器子系统的实施例的框图。

图2示出了处理器中的存储器预取子系统的实施例的框图。

图3A描绘了与高速缓存和预取电路相关联的数据表的实施例。