[发明专利]用于反向信道SERDES通信的频移/相移键控

说明书

在数据链路上通过调制所述数据链路传输的数据信号的时钟信号的所述相位或频率传送反向信道数据的方法、集成电路和计算机可读介质。所述时钟信号的慢速调制允许接收器检测和提取所述时钟信号，而不会影响所述数据信号的完整性或比特率。一些实施例允许在不使用所述发射器或接收器或两者中的额外硬件的情况下实现所述功能。

技术领域

本发明涉及一种串化解串器(serializer-deserializer，简称SerDes)。具体地，本发明涉及用于从SerDes接收器到SerDes发射器进行反向信道通信的方法和系统。

背景技术

本发明涉及一种串化解串器(serializer-deserializer，简称SerDes)。具体地，本发明涉及用于从SerDes接收器到SerDes发射器进行反向信道通信的方法和系统。背景技术

串化解串器(serializer-deserializer，简称SerDes或SERDES)是用于两个系统之间进行高速通信的一对功能块，例如在所述两个系统之间的有限输入/输出链路上的两个专用集成电路(application-specific integrated circuit，简称ASIC)。

通常，每个系统将包括至少一个SerDes发射器和至少一个SerDes接收器，从而可以双向通信，尽管有些这样的SerDes将仅在所述第一系统上使用发射器，并仅在所述第二系统上使用接收器。在任何情况下，SerDes链路的传统设计都具有独立的发射器(transmitter，简称TX)和接收器(receiver，简称RX)侧。

为使SerDes链路最有效地运行，期望所述链路的TX和RX端能够共享性能相关信息。但是，大多数SerDes系统都不具备在所述发射器与接收器之间或所述接收器与发射器之间传输此信息的固有能力。SerDes链路将高速数据从芯片传输到芯片，但无法将开销数据添加到实时比特流，因此无法在数据流中对性能相关信息进行编码。因此，当数据链路处于活动状态时，无法传送与性能相关的信息。

解决此问题的一个已知解决方案是使用专用电路、引脚和物理电线连接来创建反向信道，用于在所述SerDes的TX和RX侧之间传送性能相关信息或其它元数据。但是，这是巨大的、非期望的开销，因为可用引脚数量受到严格限制。图1示出了这种物理反向信道的示例实现方式的框图。SerDes 100构成第一专用集成电路(application-specificintegratedcircuit，简称ASIC)102和第二ASIC 104的一部分。所述SerDes 100包括发射器宏106和接收器宏108。数据信道110允许所述发射器106向所述接收器108传输数据。物理反向信道112使用物理硬件创建，例如数据连接的引脚和电线。这些反向信道112可以是单向或双向的，具体取决于为它们预留的物理硬件。

所述数据链路还可用于传送性能信息或其它元数据，但不能在操作过程中使用。作为握手过程的一部分，现有标准和实现方式使用现有信道在启动时在芯片之间传递数据。这种握手通常由两部分组成：自动协商(auto negotiation，简称AN)和链路训练(linktraining，简称LT)。自动协商主要用于将两侧(TX和RX)配置为使用相同的标准、双工模式和数据速率。链路训练主要用于配置TX幅度和均衡器设置。此通信通常以较低的速度进行，需要定期传输高速伪随机位序列(high speedpseudo-random bit sequence，简称PRBS)，以便时钟和数据恢复(clock and data recovery，简称CDR)保持锁相状态。

由于这一切仅在启动时发生，因此它无法在操作期间响应对条件的任何更改。因此，必须保守地设置链路，这会损害效率。这还会影响链路打开的速度，从而进一步损害效率。

已经开发了一些技术，旨在在现有数据线路上嵌入模拟反向信道通信。