[发明专利]为串行链路提供低功率模式的系统和方法

说明书

本文公开了为串行链路提供低功率模式的系统和方法。这种系统的一个示例包括：发射机，被耦合到链路；接收机，被耦合到链路并被配置为通过链路从发射机接收信号；发射控制模块，被配置为使发射机进入或退出低功率模式；以及时钟模块，被耦合到发射机并被配置为向发射机提供时钟信号，其中时钟模块进一步被配置为当发射机处于低功率模式时，向发射机提供时钟信号作为分频时钟信号，进一步地其中，分频时钟信号具有与进入低功率模式之前的时钟信号相同的相位。

相关申请的交叉引用

本申请要求于2017年8月2日提交的美国非临时专利申请号15/666,764的优先权，其内容以整体引用于如下所述并用于所有可适用的目的。

技术领域

本申请总体上涉及高速串行链路，并且更具体地，涉及用于高速串行链路的低功率模式。

背景技术

高速串行链路可以被用于，例如在两个CPU或其他处理设备之间运载数据。高速串行链路，诸如那些用于外围组件高速互连(PCI)的串行链路，通常支持某种形式或多种形式的低功率模式，当没有待发射的系统数据以及链路处于不活动的情况下，链路可以进入低功率模式。例如，随着数据通过链路被发射，一些高速串行链路可以在发射电路(例如，数据驱动器)和/或接收电路(例如，数据捕获电路)处使用功率。低功率模式试图通过例如关闭发射电路和/或接收电路来节省一些功率。

功率节省水平与进入和退出该功率节省状态所花费的时间有一般的关系；即，通常的预期是，节省状态的功率越大，进入或退出该状态所花费的时间就越长。由于对计算机系统性能的影响，通常不期望较长的进入和退出时间。当链路处于低功率模式并且系统数据业务变得再次可用时，则系统可能必须等待链路退出低功率模式才可以传送数据业务。

较长的低功率模式进入时间可能会降低处于低功率模式的时间，这可能会降低节省的功率量。此外，如果链路被设计为使得它完全地进入低功率模式才可以退出，那么系统性能可能会加倍地受到影响，这是因为如果数据业务恰好在链路开始按照其顺序进入低功率节省状态之后出现，那么并且数据业务则要等待进入和退出的时间。

典型的高速串行链路具有低功率模式进入和退出时间，以毫秒或微秒为单位。具体地，一些串行链路可以包括多个信道，并且常规的低功率模式技术可以包括关闭一些或所有串行链路的接收侧电路。然而，在串行链路被关闭的时间期间内，接收机可能会丢失其对输入数据信号的锁相，并且还可能会丢失其均衡和增益设置。退出时间(即，从低功率模式返回到活动模式)可以包括锁定输入数据信号的相位并建立均衡和增益设置的时间。

相应地，在本领域中存在对这样的系统和方法的需求，该系统和方法通过使用低功率模式来提供真正的功率节省，并且与传统解决方案相比还降低了进入和退出时间。

发明内容

各种实施例提供了为串行链路提供低功率状态的系统和方法。一些实施例包括通过划分发射机时钟以在发射机侧进入低功率状态，使得发射机在低功率模式期间以较低的时钟速率操作。此外，在示例低功率模式期间，发送侧的时钟具有与未分频时钟相同的相位关系，使得通过接口发送的比特也具有与正常操作活动模式期间所预期的相同的相位关系。分频时钟的相同相位关系，以及因此在接口上发送的作为结果的比特，允许接收机侧在低功率模式期间维持锁相。因此，示例性实施例可以通过降低发射侧的操作速率来允许动态的功率节省，同时因为接收机侧维持其锁相而允许快速的进入和退出。

根据一个实施例，一种系统包括：发射机，其被耦合到链路；接收机，其被耦合到该链路并被配置为通过该链路从发射机接收信号；发射控制模块，被配置为使发射机进入和退出低功率模式；以及时钟模块，其被耦合到发射机，并且被配置为向发射机提供时钟信号，其中时钟模块进一步被配置为当发射机处于低功率模式时，向发射机提供时钟信号作为分频时钟信号，进一步地，其中分频时钟信号具有与进入低功率模式之前的时钟信号相同的相位。