[发明专利]在非二进制LDPC解码器中简化的校验节点处理

说明书

本发明的实施例提供了一个用于非二进制LDPC编码的扩展最小和(EMS)解码器，包括至少一个校验节点处理单元，其被配置为从一个或多个可变节点处理单元接收至少三个可变节点消息并确定一个或多个校验节点消息，其中，所述至少一个校验节点处理单元包括至少两块子校验节点，每块子校验节点被配置为：·从至少三个可变节点消息中的至少一个可变节点消息确定一组子校验节点校正子；以及·从至少一个校正子中确定至少一个校验节点消息。子块校验节点可以使用校正子子块校验节点架构、冒泡校正子子块校验节点架构或者向前‑向后子块校验节点架构来实现。

技术领域

概括而言，本发明涉及数字通信，并且具体而言涉及用于对使用错误校正码编码的信号进行解码的方法和设备。

背景技术

错误校正码是在各种传输或存储设备和系统中实现的有效工具，用于为数据提供保护，以防止在数据传输或存储过程中可能发生的错误。数据错误可能源自噪声和/或干扰。通过将冗余数据添加到原始数据中，错误校正码可以保护数据免受此类错误的影响。

实施错误校正码的系统和设备被广泛用于诸如语音和多媒体传输之类的应用中，例如在无线通信中(例如在Wi-Fi 802.11中标准化)，在无线电通信中(例如在3G、4G/LTE、5G中标准化)等等)，光通信系统，数字视频广播(例如DVB-C2、DVB-S2X、DVB-T2等标准)以及存储系统(例如硬盘驱动器和固态存储器)中。

在现有的错误校正码中，由于线性分组码比卷积码之类的非线性码复杂度低且易于实现，因此被广泛使用。线性特性保证了码字矢量的任何线性组合都是一个码字矢量。示例性线性块码包括汉明码，里德-所罗门码，Turbo码，极地码和低密度奇偶校验(LDPC)码。

LDPC码是非常有效的线性分组码，其可以提供接近最佳信道容量的高传输速率，即可以在通信信道上传输的理论上最大的信息量。特别地，非二进制LDPC码在提供高频谱效率编码方面非常有效，并且可以实现比二进制LDPC码更好的纠错性能。

可以基于码的图形表示(所谓的“Tanner图”)对使用线性错误校正码编码的信号进行解码。Tanner图包括通过边链接在一起的两组节点。第一组节点称为“可变节点”。第二组节点称为“校验节点”。可变节点和校验节点组成处理单元，分别称为“可变节点处理单元”和“校验节点处理单元”。

Tanner图可用于对使用线性错误校正码编码的信号实施迭代解码。因此，可以通过在可变节点处理单元和校验节点处理单元之间迭代地交换消息来执行解码处理。每个可变节点处理单元(分别为校验节点处理单元)从Tanner图中的对应连接节点接收校验节点消息(分别为可变节点消息)。在处理接收到的校验节点消息(分别为可变节点消息)之后，每个可变节点处理单元(分别为校验节点处理单元)将可变节点消息(分别为校验节点消息)传递给至少一个校验节点处理单元(分别为可变节点)。处理单元)对应于Tanner图中的连接节点。每个可变节点处理单元还接收固有信息并计算本地决策。本地决策可用于验证奇偶校验约束。消息交换继续进行，直到满足所有设计为由错误校正码满足的奇偶校验约束，从而返回解码后的码字矢量，或者达到最大迭代次数而不满足所有奇偶校验约束为止。

首先，针对二进制码设计了迭代解码算法，并将其应用于二进制LDPC码。它们是“合乘”算法(也称为“置信传播”或“消息传递”算法)和“最小和”算法，两者均在“N.Wibereg，H-A。Loeliger和R.Kotter，《一般图的码和迭代解码》，《欧洲电信和相关技术交易》，Turbo编码特刊，1995年6月”。就错误解码概率而言，它们提供了近乎最佳的性能。

专为非二进制码设计的迭代解码算法的灵感来自“和积”算法。非二进制码的示例性迭代解码器包括“q元和-乘积”算法，例如在以下内容中公开：