[发明专利]UE、gNB、以及由UE和gNB执行的方法有效
| 申请号： | 201880051471.1 | 申请日： | 2018-08-08 |
| 公开（公告）号： | CN110999183B | 公开（公告）日： | 2022-10-04 |
| 发明（设计）人： | 尹占平;野上智造 | 申请（专利权）人： | 夏普株式会社;鸿颖创新有限公司 |
| 主分类号： | H04L5/00 | 分类号： | H04L5/00 |
| 代理公司： | 深圳市赛恩倍吉知识产权代理有限公司 44334 | 代理人： | 郝家欢 |
| 地址： | 日本国大*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | ue gnb 以及 执行 方法 | ||
1.一种用户设备UE，其特征在于，包括：
处理器；和
存储器，所述存储器与所述处理器进行电子通信，其中所述存储器中存储的指令可由所述处理器执行，以：
使用支持超过2位的上行链路控制信息UCI有效载荷的物理上行链路控制信道PUCCH格式发送UCI，其中
用于所述PUCCH格式的解调参考信号DMRS在时域中的位置是基于用于所述PUCCH格式的PUCCH的长度、用于所述PUCCH格式的所述PUCCH的起始OFDM符号以及用于所述PUCCH格式的跳频配置确定的，
仅具有1个DMRS的所述PUCCH不支持跳频，具有2个或更多个DMRS的所述PUCCH支持可配置的跳频，
在所述PUCCH的长度为4至14个符号的情况下，具有4个DMRS的所述PUCCH支持在第二DMRS的位置与第三DMRS的位置之间跳频。
2.一种基站gNB，其特征在于，包括：
处理器；和
存储器，所述存储器与所述处理器进行电子通信，其中所述存储器中存储的指令可由所述处理器执行，以：
使用支持超过2位的上行链路控制信息UCI有效载荷的物理上行链路控制信道PUCCH格式接收UCI，其中
用于所述PUCCH格式的解调参考信号DMRS在时域中的位置是基于用于所述PUCCH格式的PUCCH的长度、用于所述PUCCH格式的所述PUCCH的起始OFDM符号以及用于所述PUCCH格式的跳频配置确定的，
仅具有1个DMRS的所述PUCCH不支持跳频，具有2个或更多个DMRS的所述PUCCH支持可配置的跳频，
在所述PUCCH的长度为4至14个符号的情况下，具有4个DMRS的所述PUCCH支持在第二DMRS的位置与第三DMRS的位置之间跳频。
3.一种由用户设备UE执行的方法，其特征在于，包括：
使用支持超过2位的上行链路控制信息UCI有效载荷的物理上行链路控制信道PUCCH格式发送UCI，其中
用于所述PUCCH格式的解调参考信号DMRS在时域中的位置是基于用于所述PUCCH格式的PUCCH的长度、用于所述PUCCH格式的所述PUCCH的起始OFDM符号以及用于所述PUCCH格式的跳频配置确定的，
仅具有1个DMRS的所述PUCCH不支持跳频，具有2个或更多个DMRS的所述PUCCH支持可配置的跳频，
在所述PUCCH的长度为4至14个符号的情况下，具有4个DMRS的所述PUCCH支持在第二DMRS的位置与第三DMRS的位置之间跳频。
4.一种由基站gNB执行的方法，其特征在于，包括：
使用支持超过2位的上行链路控制信息UCI有效载荷的物理上行链路控制信道PUCCH格式接收UCI，其中
用于所述PUCCH格式的解调参考信号DMRS在时域中的位置是基于用于所述PUCCH格式的PUCCH的长度、用于所述PUCCH格式的所述PUCCH的起始OFDM符号以及用于所述PUCCH格式的跳频配置确定的，
仅具有1个DMRS的所述PUCCH不支持跳频，具有2个或更多个DMRS的所述PUCCH支持可配置的跳频，
在所述PUCCH的长度为4至14个符号的情况下，具有4个DMRS的所述PUCCH支持在第二DMRS的位置与第三DMRS的位置之间跳频。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于夏普株式会社;鸿颖创新有限公司，未经夏普株式会社;鸿颖创新有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201880051471.1/1.html，转载请声明来源钻瓜专利网。
